基于FPGA的SAS控制器设计与实现

发布时间：2020-08-24 09:11

【摘要】： 串行SCSI(Serial Attached SCSI,SAS)接口是目前最新一代的企业级存储接口技术,具有传输速率高、兼容性好、布线简易、扩展性好、支持热插拔、纠错能力强等优点,获得了企业的广泛青睐,成为未来企业存储系统或服务器硬盘的主流。而SAS控制器又是SAS技术的核心。目前,SAS控制器均为国外厂商设计和生产。国内SAS相关产品都是在国外厂商提供的芯片上进行二次开发而成的,国内尚无自主知识产权的SAS控制器。在这样的背景下,设计具有自主知识产权的SAS控制器具有着重要的意义。首先对SAS协议进行了详细的分析。对SAS协议的总体结构及其各层分别进行了阐述,主要介绍了各层的主要的功能模块的作用及原理,同时还介绍了与各层相关的状态机。并对SAS控制器开发的硬件环境及软件环境作了简要的介绍。在对协议的深入分析的基础上,设计并实现了一款基于FPGA的SAS控制器。介绍了SAS控制器的总体框架结构,并进行模块化处理,将SAS控制器划分成SAS IP(Intellectual Property)核模块、PCI主机接口模块、AHB总线模块三大部分,其中SAS IP核模块又划分为PHY层、链路层、端口层、传输层四层。对SAS控制器的各模块的总体结构进行了阐述,并对各模块的主要功能模块的设计思想,设计过程及其实现做了详细的阐述,给予了相关的代码实现。利用EDA仿真工具对设计的SAS控制器进行了仿真验证,并对仿真结果进行了分析,验证了设计的正确性和有效性。并利用EDA工具对设计进行了综合。最后,根据仿真验证及综合结果提出了设计中的一些不足和有待改善之处。
【学位授予单位】：华中科技大学
【学位级别】：硕士
【学位授予年份】：2008
【分类号】：TP332.3
【图文】：

协议体系结构

2 SAS 协议分析2001 年 11 月 26 日，Compaq、IBM、LSI Logic、Maxtor 和 Seagate 宣布l Attached SCSI（SAS）工作组，目的是克服并行 SCSI 技术的缺点，将并行rial ATA 的优点相结合，定义一个新型的串行点对点的企业级存储设备这个词第一次进入人们的视野。2002 年 4 月 25 日，SAS 的第一个草案问日 ANSI T10 技术委员会同意接受该草案并立即展开 SAS 标准的制订工作月 10 日，T10 技术委员会公布了 SAS 1.0 工作草案的第一个修订本，主宽度的内部连接器，并增加了链路/传输层重试特性以加速流式磁带驱动。SAS 1.0 标准出现之后，SAS 进入产品设计阶段。2004 年 1 月，由美公司设计的业界第一款 SAS 控制器芯片交付使用，正式宣告 SAS 进入市

示意图,带外信号,示意图

一定数量的空闲时期和与之跟随的一定数量的突发时期组成。在空闲时期，物理链接执行 D.C.空闲。在突发时期，物理链接执行信号传输。phy 层总共采用了三种带外信号：COMRESET/COMINIT、COMWAKE、COMSAS，在传送带外信号的时候其电器标准和带内信号一样，对带外信号的检测是通过差分信号的活动和停止时间来决定的。其中 COMRESET/COMINIT、COMWAKE 与 SATA 协议中的带外信号兼容，COMSAS 为 SAS 协议所特有的带外信号。2.2.4.1 COMRESET/COMINIT 带外信号COMRESET/COMINIT 由 160 OOBI（OOB Interval，为 666,666ps）的 Busrt time后接 480 OOBI 的 Idle time 再后接 800 OOBI 的 Negation time 组成。其组成图如图2.3 所示。

示意图,带外信号,示意图

图 2.4 COMWAKE 带外信号示意图COMWAKE 可以是来自主机或设备，任何间隙小于 55ns 和大于 175ns 的 AL据流都无效，发送方在发送完了最后一个 ALIGN 数据流后至少要等 175ns，有时间正确反应，设备最多等 228.3ns(175ns+2DWORD)。2.4.3 COMSAS 带外信号COMSAS 由 160 OOB（IOOB Interval，为 666,666ps）的 Busrt time 后接 1140 O Idle time 再后接 2400 OOBI 的 Negation time 组成。其组成图如图 2.5 所示。

【参考文献】