基于混合缓存机制的垃圾回收策略研究

发布时间：2020-08-25 19:01

【摘要】：基于NAND Flash的固态硬盘凭借着自身良好的读写性能、高可靠性等诸多优点,逐渐成为二级存储系统的主流存储媒介。由于NAND Flash的写前擦除特性,在进行数据更新时,不能原地覆盖,为了提高写入性能,通常采取异地更新的方式,但是该方式会衍生出更多无效的旧版本数据,为了腾出更多的空闲空间,通常情况下,垃圾回收是被NAND FLASH采取用来重拾因异地更新所产生的无效数据块的有效机制,然而,高开销的垃圾回收又带来了新的问题。垃圾回收是一种既耗时又损耗闪存寿命的操作,本文从垃圾回收所导致的响应延迟、资源利用率低下、高额的数据迁移开销等问题进行了分析,提出了一种基于混合缓存的垃圾回收策略(Mixed Cache Based Garbage Collection,MC-GC),MC-GC 大致工作可分为如下几个部分:首先,针对芯片执行垃圾回收时,挂载在同一通道的其它芯片无法进行数据传输,从而导致芯片利用率低下,系统响应延迟等问题。本文基于缓存的思想,提出了写页数据回写延迟策略,选择性的缓存部分阻塞请求数据页,并行地执行数据写入和垃圾回收。其次,鉴于垃圾回收过程中,数据迁移给闪存带来的系统响应延迟和写放大等问题,本文设计了一种基于混合缓存的数据迁移方案,对于预回收块,构造了一种新的回收代价函数,并利用缓存对数据页迁移进行了去冗余设计,有效减少了垃圾回收的数据迁移开销。最后,对于暂存在混合缓存中的数据,设计了一种基于页热度的混合缓存管理方案,其中较冷的页面数据会优先被回写到闪存,针对缓存数据页回写的I/O分配方式,本文综合考虑了通道繁忙程度和写入次数来进行I/O分配,从而减少了整个系统响应延迟和对闪存寿命的损耗。同时,为了充分利用PCM和DRAM的优点,我们设计一种基于垃圾回收的页面调度方案,以保证对DRAM更多的写入,而在PCM中保证读较为密集的数据页。实验结果表明,MC-GC在写入性能、损耗均衡、写入次数、数据迁移开销等方面都有了较好的改善。
【学位授予单位】：湖南大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TP333
【图文】：

结构图,内部逻辑,结构图,闪存

ＳＳＤ的性能往往取决于很多方面，主要包括ＦＴＬ固件管理算法、闪存控制器的组逡逑织模式、闪存设备介质。此外，主机接口和存储利用率也会影响系统的响应延迟逡逑和存储子系统的带宽特性。ＳＳＤ的内部逻辑结构如图２．１所示［５２］：逡逑（ＤＲＡＭ邋；逡逑－逦Ｘ逦－逦－逦逦逡逑ｆ逦＾邋Ｆｌａｓｈ逦Ｆｌａｓｈ逦Ｆｌａｓｈ逡逑，Ｍｅｍｏｒｙ逦，＇一逦Ｍｅｍｏｒｙ＃。邋Ｍｅｍｏｒｙ＃ｌ逦Ｍｅｍｏｒｙ＃ｍ－ｌ逡逑Ｃｏｎｔｒｏｌｌｅｒ逦Ｃｈａｎｎｅｌ邋ｃｏｎｔｒｏｌｌｅｒ邋０逦－．．．－▲逦逦ｊ－逦逦逡逑逦ｔ逦逦？、逦半邋Ｃｈａｎｎｅｌ邋０邋导逦牟逡逑一逦Ａ逦ｍ0邋＼逦——－１—逦逡逑广＇发，逦Ｆｌａｓｈ逦Ｆｌａｓｈ逦Ｆｌａｓｈ逡逑Ｈｏｓｔ邋ｉｎｔｅｒｆ；邋ｃｅ邋Ｈｏｓｔ逦Ｍｅｍｏｒｙ＃０逦Ｍｅｍｏｒｙｆｆｌ逦Ｍｅｍｏｒｙ＃ｍ－ｌ逡逑＾逦＾ｉｎｔｅｒｆａｃｅ邋Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ－＾邋Ｃｈａｎｎｅｌ邋ｃｏｎｔｒｏｌｌｅｒ邋１逦Ａ邋Ｃｈａｎｎｅｌ邋１邋４逦未逡逑ｃｏｎｔｒｏｌｌｅｒ逦？逦＾逦＾？＾逡逑Ｆｌａｓｈ逦Ｆｌａｓｈ逦Ｆｌａｓｈ逡逑ｖ逦ｊ邋：逡逑〈Ｖ邋逦逦逦、逦，邋？…逦，Ｍｅｍｏｒｙ＃０邋Ｍｅｍｏｒｙ＃！邋．邋Ｍｅｍｏｒｙ＃ｍ－ｌ逡逑Ｂｕｆｆｅｒ邋＼邋＾邋Ｃｈａｎｎｅｌ邋ｃｏｎｔｒｏｌｌｅｒ邋ｎ－１邋：逦、？——ｔ逦－逦逦▲逦邋Ａ逡逑逦＼邋Ｍａｎａｇｅｍｅｎｔ邋、丨邋Ｆ：逦逦Ｔ逡逑图２．１邋ＳＳＤ内部逻辑结构图逡逑９逡逑

内部组织,闪存

各组闪存芯片共享通道，通过ＨＦＯ缓存读取和写入数据。逡逑２．２．２多级并行内部组织结构逡逑闪存芯片是一种多层结构模型，如图２．２列出了闪存芯片的内部组织结构关逡逑系图，从图中可以看到，ＮＡＮＤ邋Ｈａｓｈ芯片具有五个层次结构，它们从内而外分逡逑别由页（Ｐａｇｅ）、块（Ｂｌｏｃｋ）、分组（Ｐｌａｎｅ）、晶圆（Ｄｉｅ）、芯片（Ｃｈｉｐ）等逡逑结构组成［５４１逡逑页是闪存芯片最里层内部结构，也是读写访问时的最小操作单元，在通用的逡逑ＭＬＣ邋（Ｍｕｌｔｉ－Ｌｅｖｅｌ邋Ｃｅｌｌ）闪存芯片中，数据的读写必须是页的整数倍，然而，一逡逑个物理页所包含的空间不只是普通的数据存储空间，还包含了特殊的额外存储空逡逑间，这部分特殊的存储空间主要用来存储纠错信息（如ＥＣＣ），逻辑页（Ｌｏｇｉｃａｌ逡逑ｐａｇｅ邋ｎｕｍｂｅｒ，丨ｐｎ）等管理数据信息，由于闪存的制造工艺独有的特性，闪存被逡逑使用一段时间后会出现坏块的可能性，为了更有效的管理有效块与坏块，需要维逡逑护一组额外信息将那些坏块进行标记除此之外

架构图,缓存,架构

将会造成高频次的页面替换，这加重了系统的负担。在第二种模型中，我们逡逑将ＰＣＭ和ＤＲＡＭ设置在同一层级，共同为ＮＡＮＤＦＬａｓｈ提供统一的逻辑地址空逡逑间，其架构模型如图２．３所示，该模型不需要太过复杂的硬件配置，并具备系统逡逑单元管理相对简单的特性然而，平行级缓存模型与传统的缓存模型存在着较逡逑为显著的差异，对计算机体系结构和硬件系统架构有着深刻的影响，它也改变了逡逑原有存储结构，系统必须具备特异性的数据鉴别能力，能够依据数据的特征对数逡逑据进行归类存放，按数据特征决定应该存入何种存储介质中，使存储效益最大化。逡逑ＰＣＭ具备几乎可以忽略不计的静态功耗，其存储密度也远高于ＤＲＡＭ，因此逡逑在搭建大容量缓存时，ＤＲＡＭ所占比重应该比ＰＣＭ小，然而鉴于ＰＣＭ存在受限逡逑的写次数，较高的动态功耗，较长的写延时等问题，在该混合缓存架构中，应该逡逑将写操作迁移到ＤＲＡＭ中

【参考文献】