一种基于IEEE1149.1协议的DSP处理器片内调试系统设计
发布时间：2020-08-26 05:19
【摘要】： 随着集成电路设计和制造工艺的发展提高,数字信号处理器(Digital Signal Processor)的性能越来越高,芯片的集成复杂度也越来越高。为了保证芯片的良品率,增加内部信号的可观察性和可控制性,如何提高芯片的可测试性已经成为研究的难点问题。同时,由于DSP的应用范围不断扩展,后期的软件应用开发的难度也随之增加,因此在DSP的设计过程中引入可调试性设计方法,可以为DSP复杂应用开发提供有效的支持。 为了解决芯片的测试以及后期软件开发的调试问题,本文在深入研究rDSP体系结构的基础上,结合可测试性设计方法、片内调试技术和应用需求,设计了基于JTAG边界扫描协议的rDSP片内调试系统。该调试系统主要包括TAP控制器、指令寄存器、数据寄存器、边界扫描链、片内调试单元和断点寄存器组等模块。主机通过JTAG接口对芯片进行调试,控制流水线的暂停、运行,实现了对芯片内核状态的观察和设置,完成了对芯片内寄存器组的读写操作,同时设计实现了软硬件断点、单步控制等基本调试功能;本文设计的片内调试系统不需要在芯片上增加新的引脚,仅仅通过芯片上必要的JTAG接口即可实现板级边界扫描测试和片内调试功能。 在此基础之上,完成了调试系统的硬件结构设计,进行了RTL级的VerilogHDL代码描述、逻辑综合和综合后的仿真验证工作。 验证结果表明,该调试系统能够很好的完成芯片的片内调试功能,满足了可测试性和可调试性需求,为芯片板级测试和后期应用开发提供了基础。
【学位授予单位】：上海交通大学
【学位级别】：硕士
【学位授予年份】：2009
【分类号】：TP368.11
【图文】：
保证调试正确性的基本原则。片内调试技术主要包括两个方面的内容：其一是调试部件对处理器运行状态的可控制性；其二则是调试部件对系统状态的可观察性。前者让调试工具能够自如的控制目标系统的运行，使开发人员可以在任何需要的地方进行详细的观察和分析；后者则使开发人员可以观察到程序在目标系统上运行的所有状态和数据。1.1.2.1 DSP 系统调试的基本概念数字信号处理器（DSP）系统，由于应用的特定性，对携带性和低功耗的要求，通常资源有限，一般不具备独立开发应用的能力。DSP 的开发环境与普通的计算机开发不同，而且 DSP 系统的调试方法更是随着 DSP 和嵌入式系统的发展不断进化改变。一个完整的数字信号处理系统开发平台，通常由通用计算机和 DSP 硬件开发平台组成，前者我们称为主机，而后者则称为目标板。两者通过调试协议转换器相连，采用的通信接口也种类繁多，如串口、并口、以太网接口、USB 接口、JTAG 接口等等。常见的 DSP 系统开发调试平台如下图 2 所示：
这个时候调试软件不允许访问调试部件，在正常运行状态下，调试控制单元和断点单元均运行在系统时钟下；调试状态则是指系统处于调试时钟的控制之下，调试时钟通过 JTAG 接口的 TCK 引脚输入，此时主机调试软件可以通过 JTAG 接口操作所有调试部件和观察系统内核状态，DM 状态标志位为 1，调试软件通过监测到该位信号则可以进行调试操作。两个状态除了状态标志位不相同之外，主要的区别在于两个状态工作在不同的时钟域，由于完成调试功能的调试扫描链对调试控制单元及断点单元的操作必须在调试时钟的控制下进行，因此调试状态和正常状态需要进行时钟的切换。正常情况下在一次调试过程中，系统状态需要进行多次的切换，由于调试时钟速度往往比正常时钟慢得多，所以系统时钟的切换必须确保稳定有效。在时钟切换的过程中，可能会出现时钟抖动，因此系统在时钟切换到正常时钟之后，可以通过增加几个时钟周期的等待，以消除时钟不稳定带来的运行不稳定，在等待状态下，芯片仍然保持锁定，不取指执行，在时钟稳定之后释放流水线再取指令执行。同时需要保证时钟切换时不会产生毛刺（Glitch），保证系统的稳定性。因此本文设计了一种无毛刺的时钟切换电路，如图 27 所示：
图 36 JTAG 接口功能验证Figure 36 Simultian result of JTAG interface图 36 为 JTAG 接口验证结果，从图中可以看到：当 trst_信号为低时，jtag 接口不工作，即 TAP 状态机处于 test-logic-reset 状态即ff 状态，当 trst_信号为高电平时，jtag 接口才开始工作。当系统上电复位后，TAP 状态机复位，同时 JTAG 指令寄存器复位，其值为默认指令 BYPASS 即指令编码 4’b1111。当执行指令为 BYPASS 指令时，旁路寄存器被选择到 TDI 与 TDO 之间，当 TA状态机进入 Shift-DR 状态时，即 ee 状态，TDI 数据经过一个周期延迟后从 TD输出。只有当 TAP 控制器处于 Shift-DR 和 Shift-IR，TDO 输出才有效，否则为高阻状态。在 TAP 控制器进入 IR-Capture 状态时，capture 信号为高电平，同时 jtag 指令寄存器中捕获序列 4’b0101，标志系统处于调试状态，具体说明如前所述。当 TAP 控制器进入 Shift-IR 状态时，即 fe 状态时，指令寄存器连接到 TDI 与 TD
本文编号：2804752
【学位授予单位】：上海交通大学
【学位级别】：硕士
【学位授予年份】：2009
【分类号】：TP368.11
【图文】：
保证调试正确性的基本原则。片内调试技术主要包括两个方面的内容：其一是调试部件对处理器运行状态的可控制性；其二则是调试部件对系统状态的可观察性。前者让调试工具能够自如的控制目标系统的运行，使开发人员可以在任何需要的地方进行详细的观察和分析；后者则使开发人员可以观察到程序在目标系统上运行的所有状态和数据。1.1.2.1 DSP 系统调试的基本概念数字信号处理器（DSP）系统，由于应用的特定性，对携带性和低功耗的要求，通常资源有限，一般不具备独立开发应用的能力。DSP 的开发环境与普通的计算机开发不同，而且 DSP 系统的调试方法更是随着 DSP 和嵌入式系统的发展不断进化改变。一个完整的数字信号处理系统开发平台，通常由通用计算机和 DSP 硬件开发平台组成，前者我们称为主机，而后者则称为目标板。两者通过调试协议转换器相连，采用的通信接口也种类繁多，如串口、并口、以太网接口、USB 接口、JTAG 接口等等。常见的 DSP 系统开发调试平台如下图 2 所示：
这个时候调试软件不允许访问调试部件，在正常运行状态下，调试控制单元和断点单元均运行在系统时钟下；调试状态则是指系统处于调试时钟的控制之下，调试时钟通过 JTAG 接口的 TCK 引脚输入，此时主机调试软件可以通过 JTAG 接口操作所有调试部件和观察系统内核状态，DM 状态标志位为 1，调试软件通过监测到该位信号则可以进行调试操作。两个状态除了状态标志位不相同之外，主要的区别在于两个状态工作在不同的时钟域，由于完成调试功能的调试扫描链对调试控制单元及断点单元的操作必须在调试时钟的控制下进行，因此调试状态和正常状态需要进行时钟的切换。正常情况下在一次调试过程中，系统状态需要进行多次的切换，由于调试时钟速度往往比正常时钟慢得多，所以系统时钟的切换必须确保稳定有效。在时钟切换的过程中，可能会出现时钟抖动，因此系统在时钟切换到正常时钟之后，可以通过增加几个时钟周期的等待，以消除时钟不稳定带来的运行不稳定，在等待状态下，芯片仍然保持锁定，不取指执行，在时钟稳定之后释放流水线再取指令执行。同时需要保证时钟切换时不会产生毛刺（Glitch），保证系统的稳定性。因此本文设计了一种无毛刺的时钟切换电路，如图 27 所示：
图 36 JTAG 接口功能验证Figure 36 Simultian result of JTAG interface图 36 为 JTAG 接口验证结果，从图中可以看到：当 trst_信号为低时，jtag 接口不工作，即 TAP 状态机处于 test-logic-reset 状态即ff 状态，当 trst_信号为高电平时，jtag 接口才开始工作。当系统上电复位后，TAP 状态机复位，同时 JTAG 指令寄存器复位，其值为默认指令 BYPASS 即指令编码 4’b1111。当执行指令为 BYPASS 指令时，旁路寄存器被选择到 TDI 与 TDO 之间，当 TA状态机进入 Shift-DR 状态时，即 ee 状态，TDI 数据经过一个周期延迟后从 TD输出。只有当 TAP 控制器处于 Shift-DR 和 Shift-IR，TDO 输出才有效，否则为高阻状态。在 TAP 控制器进入 IR-Capture 状态时，capture 信号为高电平，同时 jtag 指令寄存器中捕获序列 4’b0101，标志系统处于调试状态，具体说明如前所述。当 TAP 控制器进入 Shift-IR 状态时，即 fe 状态时，指令寄存器连接到 TDI 与 TD
【参考文献】
相关期刊论文 前7条
1 钟波;孟晓风;;基于IEEE1149．1标准的通用测试机的设计与实现[J];航空电子技术;2006年02期
2 沈戈,张欣,高德远;DSP处理器中的在电路仿真器(ICE)模块设计[J];计算机工程与应用;2003年27期
3 张伟,李兆麟,张闯,汪东升;一种基于JTAG的嵌入式微处理器片上可调试系统[J];计算机工程与应用;2004年12期
4 吴皓,刘鹏;基于JTAG的DSP处理器嵌入式调试接口设计[J];计算机工程;2005年01期
5 张实华;伍乾永;;一种基于JTAG的嵌入式DSP可调试系统的设计[J];微电子学;2007年01期
6 沈沙,沈泊,章倩苓;一种带有流水线追踪器的JTAG ICE调试电路设计[J];微电子学与计算机;2004年07期
7 金辉;华斯亮;张铁军;侯朝焕;;基于JTAG标准的处理器片上调试的分析和实现[J];微电子学与计算机;2007年06期
相关硕士学位论文 前1条
1 魏勇;嵌入式交叉调试技术的研究与实现[D];电子科技大学;2005年
本文编号：2804752
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2804752.html
