多DSP并行处理模件研究
发布时间：2020-09-05 13:03
在电子系统综合测试与分析领域中,仪器设备的数字化、软件化中需要采用大量信号处理,许多应用场合中信号处理算法越来越复杂,实时性要求越来越高,相应的计算量也越来越大。为了解决这个问题,我们不得不越来越多地把以往用于大型计算机的并行处理技术应用到信号处理中来。 信号处理中各个层次上的硬、软件并行处理技术纷繁复杂,在这当中采用多处理器对信号进行并行加速处理是一个正在受到日益重视的研究方向。多处理器并行处理系统设计中,牵涉到多处理器间任务调度和并行算法实现等难点问题,需要结合处理器计算单元的互联特性和信号处理算法的并行可扩性进行研究。寻求一种低通信开销的高效处理结点互连技术、任务分配调度方法以及对信号处理算法并行改进改进己成为当务之急。 本文主要研究了多DSP(Digital Signal Processor)并行处理系统的设计,涉及并行处理系统的体系结构、数字信号处理芯片(DSP)在并行处理中的应用、信号处理算法并行化的研究等等。本文对组成并行处理系统的三个要素:处理单元、并行处理机网络结构、任务调度和并行算法进行了详细的论述。设计和实现采用由TigerSHARC@DSP组成的分布式多处理器互联平台,在采用VDK RTOS(VisualDSP++ Kernel Real-time Operator System )组成的并行系统之上进行处理任务分配和调度,针对FFT,IIR和FIR滤波等算法进行并行性分析,提出了一些通用信号处理算法在并行系统上提高性能的任务分配和算法改进方法。
【学位单位】：华中科技大学
【学位级别】：硕士
【学位年份】：2007
【中图分类】：TP332
【部分图文】：
华 中 科 技 大 学 硕 士 学 位 论 文图2.3.共享存储器的8片ADSP-TS-xxx处理器并行系统. 数据流多处理器并行系统这种系统的处理器之间通过数据流相联系，数据流通过 ADSP-TSxink Ports)来传送，系统结构比较简单，如图 2.4 所示。当各处理器之有关联，只是通过数据流相联系时，可选择数据流多处理器并行方式在处理器之间传送数据的最大速率为 250Myte/s。
图 2.6. MeshSP 结构的基本形式种结构中，每个 TigerSHARC 只与相邻节点直接通信，避合大规模并行系统。MeshSP 专利目前为 ICE( Intergrated Co司已经使用 MeshSP 技术开发出了 MSP8x8 处理机，它由 FLOPS 处理能力和 5.1Gbyte 的通信带宽，用 8x8 的 M4 的附属 FFT 变换只需要 26ns。rSHARC DSP 并行机的 PCI 接口扩展rSHARC DSP 的主机接口扩展 PCIigerSHARC DSP 通过共享存储器和 Link 口互联的并行处算和数字信号处理能力，但平台的缺点是缺少相应RC DSP 只提供了 HOST 接口供 DSP 与其它主控处理器良好扩展性和常用基本算法库的高性能信号处理计算平台
数据地址总线且相互间通过链路口通信，构成紧耦合系统，主机接口通过 PLX9054桥接芯片与 PCI 设备通信。图2.7. 基于PCI总线的多DSP通用系统原理框图二．桥接电路的设计设计中采用Altera公司的EP2C5型FPGA来进行逻辑转换，硬件接口的连接电路如图2.8 所示。AD公司的TigerSHARC DSP系列DSP对多处理器空间进行统一编址，而且支持突发模式的传输操作，因此可以直接把DSP 的低30位地址线直接接到PLX9054 的高30位地址线上（这是由于PCI总线为字节寻址而DSP为双字寻址），只需要设置好PLX9054 配置寄存器中地址映射的值便可。图2.8. DSP与PLX9054接口的连接电路三．FPGA 的逻辑转换㈠．PCI 目标模式下的操作逻辑时序目标模式下 9054 要访问 DSP 必须申请局部总线，访问过程为以下三个步骤：1) 局部总线权转让：当 PLX9054 需要对 DSP 进行数据的读写操作时，PLX 9054令 LHOLD 信号有效，对局部总线提出请求，FPGA 收到 LHOLD 信号时便发送 HBR信号
本文编号：2813047
【学位单位】：华中科技大学
【学位级别】：硕士
【学位年份】：2007
【中图分类】：TP332
【部分图文】：
华 中 科 技 大 学 硕 士 学 位 论 文图2.3.共享存储器的8片ADSP-TS-xxx处理器并行系统. 数据流多处理器并行系统这种系统的处理器之间通过数据流相联系，数据流通过 ADSP-TSxink Ports)来传送，系统结构比较简单，如图 2.4 所示。当各处理器之有关联，只是通过数据流相联系时，可选择数据流多处理器并行方式在处理器之间传送数据的最大速率为 250Myte/s。
图 2.6. MeshSP 结构的基本形式种结构中，每个 TigerSHARC 只与相邻节点直接通信，避合大规模并行系统。MeshSP 专利目前为 ICE( Intergrated Co司已经使用 MeshSP 技术开发出了 MSP8x8 处理机，它由 FLOPS 处理能力和 5.1Gbyte 的通信带宽，用 8x8 的 M4 的附属 FFT 变换只需要 26ns。rSHARC DSP 并行机的 PCI 接口扩展rSHARC DSP 的主机接口扩展 PCIigerSHARC DSP 通过共享存储器和 Link 口互联的并行处算和数字信号处理能力，但平台的缺点是缺少相应RC DSP 只提供了 HOST 接口供 DSP 与其它主控处理器良好扩展性和常用基本算法库的高性能信号处理计算平台
数据地址总线且相互间通过链路口通信，构成紧耦合系统，主机接口通过 PLX9054桥接芯片与 PCI 设备通信。图2.7. 基于PCI总线的多DSP通用系统原理框图二．桥接电路的设计设计中采用Altera公司的EP2C5型FPGA来进行逻辑转换，硬件接口的连接电路如图2.8 所示。AD公司的TigerSHARC DSP系列DSP对多处理器空间进行统一编址，而且支持突发模式的传输操作，因此可以直接把DSP 的低30位地址线直接接到PLX9054 的高30位地址线上（这是由于PCI总线为字节寻址而DSP为双字寻址），只需要设置好PLX9054 配置寄存器中地址映射的值便可。图2.8. DSP与PLX9054接口的连接电路三．FPGA 的逻辑转换㈠．PCI 目标模式下的操作逻辑时序目标模式下 9054 要访问 DSP 必须申请局部总线，访问过程为以下三个步骤：1) 局部总线权转让：当 PLX9054 需要对 DSP 进行数据的读写操作时，PLX 9054令 LHOLD 信号有效，对局部总线提出请求，FPGA 收到 LHOLD 信号时便发送 HBR信号
【引证文献】
相关硕士学位论文 前1条
1 胡新康;多DSP目标检测软件设计与优化[D];华中科技大学;2011年
本文编号：2813047
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2813047.html
