基于X微处理器结构的对称双处理系统设计

发布时间：2020-09-27 09:40

　　多处理器系统能并行执行给定的工作负载,以得到较之单处理器更优的系统性能。对称双处理器系统是普遍的多处理器组织方式之一,它由两个相同或类似的处理器组成,以总线或某种开关陈列互连成一个计算机系统。本课题针对X微处理器核心设计了支持对称双处理系统的相关结构以实现双X微处理器系统。设计主要解决了双处理模式下公共系统总线的分时享用、双处理器的Cache一致性和中断处理等问题,本文的主要工作包括: ·采用分布仲裁方式,设计了总线仲裁模块对两个处理器对公共总线的使用进行仲裁,解决了两个竞争者争用总线资源时的选择问题; ·设计采用基于硬件的监听机制,通过总线互连来维护对称双处理系统中两个处理器的Cache一致性; ·采用高级可编程中断控制器(APIC)处理中断,设计了双处理器启动时的Boot-up协议; ·结合已有的验证平台,构建了基于对称双处理结构的验证环境,对设计实现的几种双处理模式下的重要机制的正确性予以充分的模拟验证。本课题基于对称双处理结构针对X微处理器核心设计和实现的总线仲裁机制、Cache一致性机制和基于APIC的中断机制均已在X86系列32位CISC高性能通用微处理器——X微处理器中成功使用。
【学位单位】：国防科学技术大学
【学位级别】：硕士
【学位年份】：2006
【中图分类】：TP332
【部分图文】：

视图,处理器,指令集体系结构,一致性模型

相应的数据块。存储一致性器系统除了要提供一致的存储器视图外，还必须支持预先模型(Memo理eonsisteneyModel)I’6]。一致性模型对处理器了规定，它是任何多处理器系统的指令集体系结构(ISA，Insre)规范中不可分割的重要组成部分。如果没有结构化的规存的顺序，程序就不能保证线程间同步的正确性和可靠性，储程序行为的可重复性和可预测性。显示了一个简单的串行化机制来保证对程序关键段的执行理器的相互排斥机制是:处理器O设置变量A并测试另一斥的访问(对于处理器1，变量名要反过来)。只要每个处之前设置了自已的变量，就能够保证互斥。

访问存储器,总线

图2.2顺序一致性访问存储器排序致性模型:一种区别于顺序一致性的方法是规定一个C)。松弛一致性模型(RC)提出的动机是对硬件进行定并标记出需要排序的时间，而没有访问标记的访问程序员确定并标记出进行排序的访存操作。确定多个线但它硬件简单而性能较高。顺序一致性方法与松弛一侧重。一个是完全通过硬件实现;而另一个是通过人化硬件。性存储器接口者多个处理器连接到存储器的接口可以通过总线来实作为原子总线事务(即不可再细分的操作)118]。一旦，它会将相应的命令放置在总线上，然后占有总线直应，最后发出信号结束这次总线事务。另外，许多更

示意图,总线,事务,总线请求

国防科学技术大学研究生院工程硕士学位论文下图为简单总线与分离事务总线工作流程示意图。图(a)为简单总线及原子事务操作示意图。此种结构的总线执行方式是典型的串行顺序，它将两个总线请求操作串行排序:一个请求发出之后就不再能够并行执行其它的总线请求，而一定要等到第一个请求的响应操作以及相应动作完全完成之后才能够开始执行第二个总线请求。图(b)显示了分离事务总线技术以一种流水化的方式在相同的时间内满足四个请求。该总线将在每次请求之后都释放总线，在单独的总线上接收监听响应和数据响应操作。全部过程所用的时间却不超过简单总线满足两次请求的时间。当然，其相应的总线结构设计会复杂许多，因为同时存在多个分离的总线事务，一致性控制器必须一一加以记录。请求A.响应~A.从DRAM中读取A.传送A

【参考文献】