基于FPGA的内存控制器的设计与应用

发布时间：2020-10-02 08:33

　　目前,SDR SDRAM、DDR SDRAM、DDR2 SDRAM凭借其价格低廉、容量大、速度快等优点,仍然占据着高速存储设备的主要市场,广泛的应用到消费类电子产品、通信类产品和大量嵌入式系统的设计开发中。因此能够设计一款对SDR SDRAM、DDR SDRAM和DDR2 SDRAM都适合的内存控制器,为各类不同系统中的设计开发与应用提供了很大的便利,这样一款内存控制器将会具有良好的应用前景。论文在详细研究了JEDEC组织制定的SDR SDRAM、DDR SDRAM和DDR2 SDRAM内存的技术规范文档基础上,通过分析这三种内存芯片的内部功能模块、控制操作命令及工作流程,总结出一套适合这三种内存芯片的内存控制器架构,然后采用了自顶向下(TOP-DOWN)的设计方法,使用VHDL语言完成了各功能模块的RTL级的逻辑描述,通过综合仿真对设计进行了功能验证。最后通过Xilinx的Spartan3 FPGA完成了SDR SDRAM、DDR SDRAM、DDR2 SDRAM内存控制器的硬件验证及其在CMOS图像采集系统上的应用研究。论文研究重点包括以下几个方面: (一)对适用于SDR SDRAM、DDR SDRAM和DDR2 SDRAM的结构、接口和时序进行了深入研究与分析,总结出内存控制器设计中的关键技术特性。 (二)各内存控制器的结构划分:由时钟产生模块、控制命令模块、指令译码模块和数据通道模块组成,对各模块的结构及实现方法进行了分析和设计。 (三)采用自顶向下(TOP-DOWN)的设计方法,使用VHDL语言完成了各功能模块的RTL级设计。 (四)使用Modelsim软件进行功能仿真和Synplify Pro软件进行逻辑综合优化。 (五)构建了基于Xilinx的Spartan3 FPGA的各内存控制器的硬件仿真平台,完成了对内存控制器的仿真验证。 (六)完成了内存控制器在CMOS图像采集系统的应用研究。本论文完整论述了适合于SDR/DDR/DDR2 SDRAM内存的内存控制器的设计原理和具体实现。本文设计的控制器既实现了控制端口操作简单,又能满足对三种不同内存(SDR SDRAM、DDR SDRAM和DDR2 SDRAM)的控制,具有适用性广、实用性强的特点。从在CMOS图像采集系统中的应用中的结果来看,本内存控制器在结构和软硬件设计方面均满足了工程实际要求。
【学位单位】：太原理工大学
【学位级别】：硕士
【学位年份】：2010
【中图分类】：TP333
【文章目录】：
摘要
ABSTRACT
第一章绪论
    1.1 课题研究背景
        1.1.1 DRAM 的发展
        1.1.2 SDR SDRAM 和DDR/DDR2 SDRAM
        1.1.3 SDR SDRAM 和DDR/DDR2 SDRAM 控制器的发展
    1.2 课题研究工作
    1.3 论文结构
第二章内存控制器设计的关键技术
    2.1 内存芯片的内部结构及其接口信号说明
        2.1.1 寻址原理和存储单元
        2.1.2 SDR/DDR/DDR2 SDRAM 引脚定义和内部结构
    2.2 SDR SDRAM 和DDR/DDR2 SDRAM 的功能描述
        2.2.1 上电和初始化
        2.2.2 配置模式寄存器和扩展模式寄存器
        2.2.3 其他相关命令
        2.2.4 状态转移图
    2.3 SDR 和DDR/DDR2 内存控制器的功能划分
        2.3.1 时钟产生模块
        2.3.2 控制命令模块
        2.3.3 指令译码模块
        2.3.4 初始化子模块
        2.3.5 自刷新控制子模块
        2.3.6 数据通道模块
第三章内存控制器设计与实现
    3.1 整体架构
        3.1.1 FPGA 模块
        3.1.2 SDR/DDR/DDR2 内存芯片模块
        3.1.3 电源电路
        3.1.4 接口信号规划
    3.2 各内存控制器的设计层次
        3.2.1 SDR SDRAM 控制器的设计层次
        3.2.2 DDR SDRAM 控制器的设计层次
        3.2.3 DDR2 SDRAM 控制器的设计层次
    3.3 各模块的RTL 级设计实现
        3.3.1 时钟模块（DCM_RTL）
        3.3.2 控制命令模块（control_interface_RTL）
        3.3.3 指令译码模块（command_RTL）
        3.3.4 初始化状态机设计
        3.3.5 自刷新控制状态机设计
        3.3.6 数据通道模块（data_path_RTL）
第四章内存控制器设计的综合仿真与验证
    4.1 MODELSIM 仿真结果分析
    4.2 逻辑综合优化
        4.2.1 Synplify Pro 程序逻辑综合
        4.2.2 逻辑综合结果
    4.3 PCB 板级布局布线的关键技术
        4.3.1 信号完整性分析
        4.3.2 PCB 板布线的关键问题
    4.4 板级调试
第五章内存控制器在CMOS 图像采集系统中的应用
    5.1 CMOS 图像采集系统
    5.2 内存控制器在采集系统中的应用
        5.2.1 采集系统的图像控制模块
        5.2.2 内存控制器在采集系统中的应用
        5.2.3 设计与实现
第六章总结与展望
    6.1 总结
    6.2 展望
参考文献
致谢
攻读学位期间发表的学术论文目录
附录

【引证文献】