抗辐射加固“龙芯”处理器的空间辐射环境适应性研究及航天计算机设计
发布时间：2020-10-02 09:07
计算机在现代航天领域中起着关键的作用,但由于航天计算机所处的特殊运行环境,其抗辐射性及可靠性是重要的指标之一。由于航天发达国家对航天技术和对高性能宇航级器件的出口限制,致使我国的航天计算机发展受到种种制约。研究和开发国产高性能宇航CPU不仅可以满足日益增长的航天任务的需求,而且对于保障航天计算机的安全、提高航天计算机的可靠性、打破国外对于高性能宇航级器件的封锁,发展我国自主航天计算机技术有极为重要的意义。 “龙芯”CPU是采用正向设计,拥有完全自主知识产权的国产高性能CPU。为了适应“龙芯”CPU在航天任务中的应用,在中国科学院等单位的支持下,中国科学院计算技术研究所对此芯片进行了航天适应性改造,设计出了一款抗辐射加固“龙芯”SOC(System On Chip)—RH-GS1-SOC。 本课题为RH-GS1-SOC芯片设计了一个抗辐射实验单板机和一个基于CompactPCI总线的原理样机,对RH-GS1-SOC进行了抗辐射效应地面模拟试验、温度稳定性试验。本文先介绍了国内外航天应用CPU的发展情况,然后对抗辐射实验单板机和原理样机的设计原理、各项实验方案做了完整描述,最后对RH-GS1-SOC芯片是否满足航天计算机的应用要求做出了评价。 本课题的创新之处在于: 1.实验单板机采用RH-GS1-SOC配合外围芯片进行自我测试的方案,取代以往通过额外的微控制器或测试设备对被测芯片进行监控的传统方案,既提高了测试系统稳定性,又简化了设计,提高了集成度。通过对实验现象及监控数据的分析可以实现与传统方案相同的功能。 2.原理样机采用CompactPCI局部总线,使得系统具有数据传输率高,可扩展性强、机械性能优秀等特点。并且在CompactPCI基础上扩展出HPI总线多外设实现,各种对数据传输率要求不高的设备即使不具备PCI总线控制器也可以集成到系统中,大大加强了系统的可扩展性。 3.首次对抗辐射加固“龙芯”处理器进行了抗辐射效应地面模拟试验,对被测试芯片的抗辐射能力进行了测试。并为后续版本的抗辐射加固“龙芯”处理器提供了实验平台。 随着航天工程总体规模的扩大,航天CPU的需求也将不断扩大。抗辐射加固“龙芯”SOC空间辐照环境适应性实验的成功对于实现CPU进口替代、降低工程总体成本、促进我国经济、技术的进步,以及振兴民族自信心都有着巨大的现实意义。
【学位单位】：中国科学院研究生院（空间科学与应用研究中心）
【学位级别】：硕士
【学位年份】：2009
【中图分类】：TP332
【部分图文】：
第一章 前言芯”SOC 介绍-GS1-SOC 芯片是以通用处理器 32 位龙芯 1 号处理器为运算中应用处理器 SOC，如图 1-1 所示。它提供中断控制器、定时器器、浮点处理器、PCI 和存储器接口（存储器接口支持 SDRAM等多个功能外设。此芯片具有专门的可靠性加固设计，可靠性理器、外围 IP 和抗辐射物理单元库为设计基础，同时对各子级可靠性加固。
图 1-2 RH-GS1-SOC 体系结构框图RH-GS1-SOC 支持以下功能。 精简的 32 位龙芯 CPU 核，五级动态流水线，动态转移猜测，IE兼容的浮点部件，4K 指令 Cache，4K 数据 Cache。 提供 SDRAM 控制器，支持 PC100/133 规范的 256M 容量 SDRAM持 ECC 校验。 提供最大 64M 容量 NOR Flash 芯片，支持 ECC 校验。 提供与 VINETIC 芯片兼容的 Motorola Mode/Intel Demultiplexed M序 HPI 接口 提供 PCI2.2 兼容，32 位总线宽度的 PCI 接口，支持 33MHz 总线频 提供双路与 16550 芯片兼容 UART 串口，以及 SPI、I2C 串行接口 提供 28Bits 的 GPIO 提供看门狗 Watchdog 及中断控制器
芯片 电压(V)CPU(RH-GS1-SOC) 3.3,1.8FPGA(ACTEL APA300) 3.3,2.5MEM(W332M72V) 3.3Flash(AM29LV040B) 3.3Amplifier +12,-12ADC +12,5DAC +12,5DS26LV31/32 3.3CAN(SJA1000) 5由于实验单板机需要模拟星上运行环境，所以其外部供电电压为+28v。为了获得板上芯片工作所需各路电压，需要经过多级电压转换。初级电源原理如图 3-3：
本文编号：2832207
【学位单位】：中国科学院研究生院（空间科学与应用研究中心）
【学位级别】：硕士
【学位年份】：2009
【中图分类】：TP332
【部分图文】：
第一章 前言芯”SOC 介绍-GS1-SOC 芯片是以通用处理器 32 位龙芯 1 号处理器为运算中应用处理器 SOC，如图 1-1 所示。它提供中断控制器、定时器器、浮点处理器、PCI 和存储器接口（存储器接口支持 SDRAM等多个功能外设。此芯片具有专门的可靠性加固设计，可靠性理器、外围 IP 和抗辐射物理单元库为设计基础，同时对各子级可靠性加固。
图 1-2 RH-GS1-SOC 体系结构框图RH-GS1-SOC 支持以下功能。 精简的 32 位龙芯 CPU 核，五级动态流水线，动态转移猜测，IE兼容的浮点部件，4K 指令 Cache，4K 数据 Cache。 提供 SDRAM 控制器，支持 PC100/133 规范的 256M 容量 SDRAM持 ECC 校验。 提供最大 64M 容量 NOR Flash 芯片，支持 ECC 校验。 提供与 VINETIC 芯片兼容的 Motorola Mode/Intel Demultiplexed M序 HPI 接口 提供 PCI2.2 兼容，32 位总线宽度的 PCI 接口，支持 33MHz 总线频 提供双路与 16550 芯片兼容 UART 串口，以及 SPI、I2C 串行接口 提供 28Bits 的 GPIO 提供看门狗 Watchdog 及中断控制器
芯片 电压(V)CPU(RH-GS1-SOC) 3.3,1.8FPGA(ACTEL APA300) 3.3,2.5MEM(W332M72V) 3.3Flash(AM29LV040B) 3.3Amplifier +12,-12ADC +12,5DAC +12,5DS26LV31/32 3.3CAN(SJA1000) 5由于实验单板机需要模拟星上运行环境，所以其外部供电电压为+28v。为了获得板上芯片工作所需各路电压，需要经过多级电压转换。初级电源原理如图 3-3：
【引证文献】
相关硕士学位论文 前2条
1 张玉凤;基于ARM7的轻小型化数据管理系统设计研究[D];中国科学院研究生院（空间科学与应用研究中心）;2011年
2 薛国凤;用于星载计算机的CompactPCI总线技术的研究[D];中国科学院研究生院（空间科学与应用研究中心）;2010年
本文编号：2832207
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2832207.html
