IPQAM中的包缓存器设计与实现

发布时间：2020-10-19 10:10

　　 随着当今互联网的技术突飞猛进,传统的广播电视业务收到极大的冲击。互联网的交互性和资源丰富的特点使得传统的电视业务逐渐被边缘化出人们的生活。整合传统的电视业务与互联网成为了整个广电的未来发展的方向。IPTV技术作为一种成熟的解决方案受到学界极大关注。在IPTV技术,IPQAM作为互联网和传统的广播电视网络的桥梁,起到非常关键的作用。而在IPQAM中由于输入和输出的数据率不匹配和广播设备的不能出现丢包的特点,正因为如此,包缓存器成为了IPQAM中决定速度和性能的重要模块之一。本文设计并实现一种在IPQAM中的包缓存器。包缓存器解决了调制器和网络接口的速度不匹配的问题,使得视频数据流可以平滑的输出。 本文在第一章和第二章介绍了IPQAM的实际价值和设计意义。然后本文分析了IPQAM的输入和输出接口并给出其中各个模块的功能和设计要求。最后,通过分析输入和输出的数据率,IPQAM中的包缓存器的设计要求在这一章的最后给出。 本文在第三章中讨论了几种一般的包缓存器的设计方法和其中的设计难点。然后着重讨论了DRAM和SRAM架构下的包缓存器并分析了在这种架构下,常用的两种调度算法MDQF(Most Deficit Queue First)最大缺少队列算法和ECQF(The Earliest Critical Queue First)最早缺少优先算法。这两种算法的使用SRAM边界也在本文给予了讨论,而且本文根据IPQAM中的实际需要对于其中的最大缺少队列算法的边界值给予修正。最后根据本项目的设计需要,本文分析了两种算法的优缺点。 本文在第四章中,根据项目的实际需求,分析一级缓存结构和二级缓存结构。通过分析两者的SRAM的使用和综合考虑设计需要,本文提出如何在IPQAM中设计包缓存器。然后,IPQAM的包缓存器的具体设计方法和其中的各个模块的设计也在本文提及,以及SDRAM的逻辑接口都有详细的介绍。最后,本文给出包缓存器的逻辑使用量给读者作为实际工程的参考。
【学位单位】：华中科技大学
【学位级别】：硕士
【学位年份】：2011
【中图分类】：TP333
【部分图文】：

图 3-1 SDRAM/DRAM 包缓存器功能示意图交换机需要支持多个虚拟队列，而且虚拟队列的数量可能比进入的接口多，考虑要支持优先级的分类处理不同的包。一种常用的做法就是设计基于 SRAM 和AM 的数据缓冲器。在一个 SRAM 和 DRAM 中可以支持多个输入数据接口和更多列。而且其中的调度算法必须实现隐藏SRAM 和DRAM 的访问时间差，并且保证AM 中的数据不会出现上溢出或者下溢出，并且数据的延时在一个可以接受的范围。为了进一步分析缓冲器的性能，可以假设这个系统维护了Q 个平等的队列和AM 的访问时间为 b,而 SRAM 的访问时间可以忽略（SRAM 访问时间只是需要一到时钟而已）。通常而言，b 可以看作是一个相对而言固定的数值（当然对于不同的nk 和不同 Row 而言，b 会有较小的变化）。SRAM 和 DRAM 的内存结构描述如下图[38] [39]

图 3-1 SDRAM/DRAM 包缓存器功能示意图机需要支持多个虚拟队列，而且虚拟队列的数量可能比进入的接口多，考虑持优先级的分类处理不同的包。一种常用的做法就是设计基于 SRAM 和数据缓冲器。在一个 SRAM 和 DRAM 中可以支持多个输入数据接口和更多而且其中的调度算法必须实现隐藏SRAM 和DRAM 的访问时间差，并且保证的数据不会出现上溢出或者下溢出，并且数据的延时在一个可以接受的范围进一步分析缓冲器的性能，可以假设这个系统维护了Q 个平等的队列和访问时间为 b,而 SRAM 的访问时间可以忽略（SRAM 访问时间只是需要一到而已）。通常而言，b 可以看作是一个相对而言固定的数值（当然对于不同的同 Row 而言，b 会有较小的变化）。M 和 DRAM 的内存结构描述如下图[38] [39]

在时间t的时候，在第五个请求的时候，A 出现了三次，超出了头缓存区中A 的个，而在这之前所有的队列读取的数据都没有超过在头缓存区中的个数，所以 A 队列DRAM 提取A 队列的读取请求优先响应。在时间t + b的时候，读取队列 A,B,C 的数据，然后从 DRAM 中读取队列A 的数。这时判断请求队列中在第六个请求的时候B 队列出现请求的数据量超过在头缓存的数据。而其他队列都没有出现读取的数据超过在头缓存区中的个数，所以B 队列DRAM 读取B 队列的读取请求优先响应。在时间 t + 2*b的时候，读取队列 A,A,D 的数据，然后从 DRAM 中读取队列B 的据。这时判断请求队列中在第六个请求的时候 C 队列出现请求的数据量等于在头缓区的数据。而其他队列都读取的数据都小于在头缓存区中的个数，所以C 队列向RAM 读取 C 队列的读取请求优先响应。在时间 t + 3*b的时候，读取队列 C,B,B 的数据，然后从 DRAM 中读取队列C 的据。因为没有请求，所以处于停止状态。定义：如果头缓存区中有 Q (b 1)bytes 的数据而且请求队列中拥有 (b 1) + 1bytes 的数据.如此最早缺少优先算法永远不会出现下溢出。
【参考文献】

相关期刊论文 前10条

1 金海华,龚明,方向忠;基于以太网传输MPEG-2码流的协议研究[J];电视技术;2004年08期

2 张峰;;一种适合广电运营的视频点播技术[J];广播电视信息;2006年03期

3 向兴富;袁玉群;谭亚军;;基于FPGA的DDR2 SDRAM数据存储研究[J];贵州大学学报(自然科学版);2010年02期

4 范继;吴小役;王斌翊;胡江峰;;数字系统中SDRAM控制器的FPGA实现[J];火炮发射与控制学报;2009年04期

5 孙睿;;基于SDRAM基本结构、操作及相关时序参数的研究[J];中国集成电路;2010年02期

6 邓耀华;刘桂雄;吴黎明;;高速SDRAM控制器的嵌入式设计[J];计算机工程;2010年16期

7 高子旺;顾美康;;一种基于FPGA的低复杂度SDRAM控制器实现方法[J];计算机与数字工程;2010年01期

8 赵传猛;高岩;张蓉;;一种简单的SDRAM控制器实现[J];计算机与数字工程;2010年08期

9 朱宏光;司静;;一种用于高速数据采集的SDRAM控制器[J];无线电工程;2010年04期

10 于跃忠;黄振;林孝康;;SDRAM文件结构存储控制的FPGA实现[J];现代电子技术;2010年14期

本文编号：2847071