近阈值低功耗SRAM研究设计

发布时间：2020-10-19 14:29

　　 在半导体行业领域,存储器的研究设计一直是一个热点,而在存储器的家族中,静态随机访问存储器(SRAM)又占据了极为重要的地位。结合低功耗、高性能这一IC工业的焦点,本文应用新兴的低功耗技术-近阈值计算理论,在近阈值电压下采用全定制的方式对SRAM电路进行研究和设计。 本文首先阐述了SRAM的整体架构,包括SRAM存储单元和相应的外围电路结构,并以传统的6管SRAM存储单元为例,介绍了SRAM单元的工作原理;其后,着重分析了传统SRAM结构在近阈值电压下的不足,包括在低供电电压下电路的延迟变大而导致存储单元的输出波动以及功能失效等问题。在此基础上,分离读写字线和位线来减小电路失效的风险,应用了适合于近阈值电源电压的7管SRAM存储单元电路结构,分析了7管SRAM结构的工作原理。并基于7管架构在近阈值电源电压下设计了相应的电路单元参数,包括晶体管的阈值电压和单元尺寸,以保证电路工作的稳定性以及提高性能。通过HSPICE仿真,验证了SRAM存储单元在近阈值电压下能够保证功能的正确性,并且得出了存储单元的读写平均功耗仅有72.55μW,最大写数据延迟为40ns,最大读数据延迟为35ns,满足低功耗和高性能的要求。最后,对近阈值下SRAM的外围电路也进行了分析和设计,提出了与近阈值下SRAM存储单元能够联合工作的外围结构,包括地址译码电路以及灵敏放大电路,在近阈值电压下进行了HSPICE仿真,证明了所设计的结构以及参数是满足设计要求的。
【学位单位】：上海交通大学
【学位级别】：硕士
【学位年份】：2011
【中图分类】：TP333
【部分图文】：

息数字‘0’。而如果要写入的信息为数字‘0’，则刚好相反，使位线 BL 放电至低电平，而将位线___BL 充电至高电平，向节点 P 写入数字‘0’，而向节点 Q 写入相反的信息数字‘1’。通过 HSPICE 模拟这一情形，先向存储器内部写入数字 1，然后写入数字 0，之后对存储器内部的数据进行保持，可以得到如图 2- 5 所示的仿真结果。可以看

管 M3、M4 导通。然后将两端的位线都预先充电至高电平或电源电压。如果是从存储单元中读出数字‘1’信号，那么位线 BL 将维持高电平，而位线___BL 将通过M4 放电，则在两根位线上形成正向的压差，即 V(BL) – V(___BL ) > 0。这个过程可以通过 HSPICE 仿真进行模拟，得到如图 2- 6 所示的时序波形图。可以看出，由

上海交通大学硕士学位论文 第二章 SRAM 概述节点 Q 的电平则是高电平。当字线 WL 信号置高后，与读出数字‘1’的情形相反，位线 BL 将持续放电而另一根位线___BL 却维持高电平，从而形成一个负向的压差，即 V(BL) – V(___BL ) < 0。此过程同样可以用 HSPICE 来仿真模拟，其结果如图 2- 7
【参考文献】

相关期刊论文 前6条

1 施亮;高宁;于宗光;;深亚微米SRAM存储单元静态噪声容限研究[J];电子与封装;2007年05期

2 张新川;王勇;蒋波;唐明华;;一种深亚微米SRAM 6T存储单元的设计方法[J];电子与封装;2009年10期

3 ;Altera在65nm半导体工艺上的发展策略[J];中国集成电路;2006年11期

4 尹松;;几种静态随机存储器单元的性能分析[J];科技信息;2011年08期

5 王鹏;胡子阳;;低功耗CMOS静态随机存储器设计技术[J];微处理机;2008年05期

6 屠睿;刘丽蓓;李晴;邵丙铣;;超深亚微米无负载四管与六管SRAMSNM的对比研究[J];微电子学与计算机;2006年04期

相关硕士学位论文 前3条

1 杨洪艳;SRAM灵敏放大器模块的HSPICE仿真与设计改进[D];北京工业大学;2004年

2 凌利军;高性能低功耗嵌入式SRAM的设计与实现[D];国防科学技术大学;2008年

3 田喜贺;纳米级CMOS高速低功耗加法器设计研究[D];西安电子科技大学;2010年

本文编号：2847333