支持大页和大容量缓存的层次化异构内存系统

发布时间：2020-10-22 12:56

　　 大数据应用的涌现,促使计算机提供更大容量的内存。传统动态随机存储器(Dynamic Random Access Memory,DRAM)容量受限,且功耗大,无法满足当前应用的需求。非易失性存储器(Non-Volatile Memory,NVM)存储密度高,没有静态功耗,但读写操作的延迟大、写功耗高,写耐受力差,通常与DRAM一起构造大容量的异构内存。大数据应用在地址转换过程中通常也面临着TLB(translation lookaside buffer)缺失率过高的性能瓶颈。使用大页可以大幅提高TLB的覆盖范围,有效降低TLB缺失率。在平行结构的异构内存上支持大页存在着NVM大页迁移开销大以及细粒度数据迁移复杂的问题,而在层次结构异构内存上支持大页不存在大页内部细粒度数据迁移的困难。针对上述问题,设计了支持大页和大容量DRAM缓存的层次化异构内存系统(Supporting both Superpage and Large-capacity DRAM Cahce in hierarchical hybrid memory system,SSLDC)。SSLDC系统在DRAM和NVM之间使用直接映射,同时在DRAM缓存中使用4KB的大粒度数据块管理粒度,减少了元数据的存储开销,使得元数据能直接放入片上高速缓存中,精简的元数据使SSLDC系统可以支持大容量的DRAM缓存。为防止异构内存间大粒度的数据交换对带宽造成压力,设计了针对DRAM缓存缺失时会从NVM中取数据这一操作的缓存过滤机制,只有超过阈值的热数据才能被缓存到DRAM中,减少了异构内存间的数据交换,从而减轻了带宽压力。此外还提出了一个基于内存实时访问信息的动态阈值调整策略,以灵活适应应用访存特征的变化。实验表明,SSLDC系统与使用大页的纯NVM内存系统和缓存热页系统(Caching HOt Page,CHOP)相比分别平均有69.9%和15.2%的性能提升,并且与使用大页的纯DRAM内存系统相比也平均只有8.8%的性能差距。
【学位单位】：华中科技大学
【学位级别】：硕士
【学位年份】：2018
【中图分类】：TP333
【文章目录】：
摘要
Abstract
1 绪论
    1.1 研究背景
    1.2 国内外研究现状
    1.3 异构内存上支持大页的挑战
    1.4 本文研究内容
    1.5 论文框架结构
2 支持大页和大容量缓存的层次化异构内存系统的设计
    2.1 系统的设计目标
    2.2 系统的设计思路
    2.3 总体架构和工作流程
    2.4 本章小结
3 支持大页和大容量缓存的层次化异构内存系统的关键技术
    3.1 DRAM缓存的管理方式
    3.2 基于数据块热度的DRAM缓存过滤
    3.3 轻量级数据块热度监测
    3.4 基于实时信息的动态阈值调整
    3.5 本章小结
4 实验测试和结果分析
    4.1 实验环境
    4.2 测试方法及测试基准
    4.3 性能测试
    4.4 能耗测试
    4.5 带宽占用测试
    4.6 大页的优化效果
    4.7 敏感性测试
    4.8 系统开销
    4.9 本章小结
5 总结与展望
    5.1 总结
    5.2 展望
致谢
参考文献
附录1 攻读硕士期间申请的国家发明专利
附录2 攻读硕士期间参与的项目

【参考文献】

相关期刊论文 前2条

1 冒伟;刘景宁;童薇;冯丹;李铮;周文;张双武;;基于相变存储器的存储技术研究综述[J];计算机学报;2015年05期

2 刘东;张进宝;廖小飞;金海;;面向混合内存体系结构的模拟器[J];华东师范大学学报(自然科学版);2014年05期

本文编号：2851629