高性能DSP一级数据Cache控制器的设计与实现

发布时间：2020-10-22 17:52

　　 数字信号处理器(Digital Signal Processor,DSP)是一种专门用于数字信号处理的处理器,是数字处理系统的心脏。DSP自问世以来得到了快速的发展,已在通信、军事、家电等各个领域得到了广泛的应用。而片内存储系统对DSP性能的影响甚大。如何提高存储子系统的性能是微处理器设计者必须解决的关键问题。Cache作为提高存储子系统性能的一种有效途径,其组织结构与设计是当前体系结构设计的研究热点之一。 YHFT-DX是国防科技大学计算机学院微电子研究所自主研发中的一款高性能定点32位DSP,采用超长指令字(VLIW)技术,一个周期内最多可以发射8条指令。CPU预期主频为600MHz,峰值运算速度为4800MIPS。作者参与了YHFT-DX DSP的设计,主要负责一级数据Cache控制器(L1D)的设计与实现,并进行了充分的验证。 论文主要的工作体现在以下几个方面: 分析了YHFT-DX DSP的体系结构和片内两级存储结构,研究了现代Cache的设计技术,针对YHFT-DX DSP的特点设计了一种基于分体控制的跨边界存储访问技术。 完成了L1D的设计与实现。设计了5站流水线来高效完成Load和Store操作,其中Store操作只需要在前3站就可以完成。在每一站的流水操作中,出色的完成了存储体的分体控制、大小端数据传输模式的实现、跨边界存储访问等关键技术。利用侦听机制来维护L1D与下层存储器数据一致性。 完成了L1D从模块级到系统级的功能验证。开发了功能丰富的测试码以保证各种类型和各种情况的Load和Store指令能够正确完成。并且在系统级运行了典型的算法程序,如MPEG-4、H.264等,并进行了覆盖率分析。 完成了L1D的综合与优化,对综合后出现的关键路径进行分析,运用多种优化策略如逻辑结构调整、平衡站间逻辑、全定制与半定制结合等,最终消除了关键路径,使整个设计达到综合目标。采用X厂家提供的0.13um的低阈值库,在Typical环境下(温度为25摄氏度,电压为1.2伏),综合后网表的路径延迟不超过1.26ns,达到了预期的设计目标。
【学位单位】：国防科学技术大学
【学位级别】：硕士
【学位年份】：2009
【中图分类】：TP332
【文章目录】：
摘要
ABSTRACT
第一章 绪论
    1.1 DSP 概述
    1.2 DSP 片内存储体系结构
        1.2.1 DSP 片内Cache 的工作原理
        1.2.2 现代Cache 设计技术研究
        1.2.3 DSP 片内Cache 技术的发展趋势
    1.3 课题的来源、目标及研究意义
    1.4 本文所做的工作
    1.5 论文的组织结构
第二章 YHFT-DX 的存储结构
    2.1 YHFT-DX 的总体结构
    2.2 YHFT-DX 的片内存储系统
    2.3 YHFT-DX L1D 结构参数
        2.3.1 YHFT-DX L1D 的Cache 体与Tag 体
        2.3.2 YHFT-DX L1D 的映象规则
        2.3.3 YHFT-DX L1D 的替换算法
        2.3.4 YHFT-DX L1D 的写策略
    2.4 本章小结
第三章 L1D 设计与实现
    3.1 L1D 处理的指令类型
        3.1.1 读数指令（Load）
        3.1.2 写数指令（Store）
    3.2 L1D 流水线设计
        3.2.1 L1D 流水线结构
        3.2.2 流水站主要模块详细设计
    3.3 大小端处理策略
        3.3.1 大小端出现的背景
        3.3.2 大小端策略的实现
    3.4 L1D 与L2 的接口协议
        3.4.1 L1D 写L2 的接口协议
        3.4.2 L1D 读L2 的接口协议
    3.5 L1D 与L2 的数据一致性维护
        3.5.1 L2 对L1D 的侦听机制
    3.6 本章小结
第四章 基于分体控制的跨边界存储访问实现策略
    4.1 跨边界问题的出现背景
    4.2 跨边界访问的解决方法
    4.3 L1D 跨边界访问的实现
    4.4 性能分析
    4.5 本章小结
第五章 L1D 的功能验证及综合优化
    5.1 L1D 的功能验证
        5.1.1 L1D 的验证方法及策略
        5.1.2 L1D 验证的实施
        5.1.3 覆盖率分析
    5.2 L1D 的逻辑综合与优化
        5.2.1 L1D 的综合策略与方法
        5.2.2 L1D 的综合结果
    5.3 本章小结
第六章 论文总结及工作展望
    6.1 论文总结
    6.2 工作展望
致谢
参考文献
作者在学期间取得的学术成果

【引证文献】

相关硕士学位论文 前2条

1 贾权;65nm L1 D-Cache中DCA的全定制设计与实现[D];国防科学技术大学;2010年

2 杨唤荣;YHFT-DX一级Cache控制器的设计优化与系统级验证方法研究[D];国防科学技术大学;2010年

本文编号：2851916