当前位置:主页 > 科技论文 > 计算机论文 >

事务存储编程和KD-50-I万亿次机软件库优化的若干问题研究

发布时间:2020-11-20 15:11
   随着并行计算机的发展,特别是片上多处理器CMP(Chip MultiProcessor),又通称为多核处理器的出现,人们逐渐认识到并行计算加速应用的重要性,但是普及并行计算主要受到并行编程复杂和高性能计算机价格昂贵等方面因素的制约。本文研究工作分为两个部分:一是研究多核下事务存储并行编程技术,从而减轻并行编程难度;二是优化首台国产万亿次高性能计算机KD-50-I的软件库(数学库和通信库),以利于低功耗、低价位的国产高性能机推广普及。本文主要研究内容和贡献与创新是: 1.基于事务存储执行的并行编程模型 讨论了未来多核体系结构上基于事务存储执行的并行编程技术,实现了编写事务存储执行程序框架的软件库,通过提供一系列开始、提交和终止等事务执行程序接口,以详细和直观的方式对源代码实现事务相关,从而对新型软件事务存储算法和技术的验证,以及硬件事务存储执行平台的设计具有指导意义。 2.扩充OpenMP支持事务存储执行功能 虽然OpenMP是多核体系结构上的流行多线程并行编程模型,但是OpenMP编译器不检查数据相关性、访问冲突和其他可能导致程序错误执行的问题,这些问题传统上完全依赖用户使用锁机制来保证程序的正确性。锁机制的并行编程中存在并行程序效率和并行编程难度的矛盾。粒度大的锁机制编程容易,可应用的并行性挖掘比较差;粒度小的锁机制应用的并行性挖掘较好,可编程难度大,容易带来优先权倒置、死锁和锁护航等问题。本文通过扩充OpenMP支持事务存储执行功能,可有效缓解OpenMP并行编程中并行程序效率和并行编程难度之间矛盾。 3.多核下事务存储执行并行加速串行二进制程序 历史遗留无源码的二进制代码由于多是单线程串行程序,无法充分利用到现有多核处理器计算资源。若想在多核下得到性能的提升,可以通过反编译得到伪代码,然后对伪代码多线程并行化。其主要困难是:一是反编译对数据类型和复杂控制流恢复很困难,得到的伪代码可读性很差;二是程序并行化时分析程序的数据相关性很难,分析可读性差的伪代码更难。提出反编译二进制代码到中间代码,然后利用事务存储执行原理,对中间代码并行投机多线程编译,(假定线程间的依赖关系不存在,放松对编译器的限制,选择可以投机并行执行的部分并行执行)。通过冲突检测和事务撤销机制,保证即使依赖存在,对程序结果的正确性也没有影响。从而解决了以往反编译得到的伪代码的信息不完整和并行编译器保守的问题,更充分的挖掘了二进制程序的潜在并行性。 4.首台国产万亿次机KD-50-I的数学库和通信库优化 国产万亿次机KD-50-I具有低功耗、低占地面积、高计算密度三大特点,对未来研制国产千万亿次计算机系统及提高其自主创新性具有示范作用。本文针对万亿次机节点使用的龙芯2F处理器支持乘加指令和四发射流水线的特点,采用循环展开和指令调度提高指令的并行性,以及采用预取减小访问内存的开销等技术优化了数学库;同时针对万亿次机节点间拓扑固定、层次简单的网络结构特点,采用简化的LBP通信模型分析优化了通信库。数学库和通信库的优化,提高了KD-50-I的并行应用运行效率,对KD-50-I国产高性能机的推广普及具有重要的意义。 5.国产万亿次机KD-50-I在并行数据挖掘在中的应用研究 基于串行计算机系统的数据挖掘技术,已经远远不能满足海量数据和极其复杂的运算的需求。随着网络技术、高性能计算机的发展,并行数据挖掘成为解决上述问题的可能。本文选择以金融风险管理应用为背景,结合国产万亿次机KD-50-I节点使用处理器的特点和节点间网络拓扑结构,优化并行数据挖掘算法,提高了应用运行效率,为KD-50-I在不同领域的应用,提供了并行算法设计和并行编程的参考。
【学位单位】:中国科学技术大学
【学位级别】:博士
【学位年份】:2008
【中图分类】:TP311.11;TP338.6
【部分图文】:

并行机,结构模型,存储器总线,总线


第一章绪论。结构如图1.1所示,其中B(Bridge)是存储总线和I/’O总线间aeheDireetory)是高速缓存目录,IOB(I/0Bus)是I/O总线,LD(Lo磁盘,MB(Memo仃Bus)是存储器总线,NIC(NetworkInterface接口电路,p/C(Mieroproeessorandeaehe)是微处理器和高速aredMemory)是共享存储器。

模型图,多处理器,模型,并行计算机结构


....电LO妞目班,]}·〕}____唠]}〕{tt-压.1--.﹄娜节月幼《以太两、刀IM俘)(e)COW图1.1MIMD并行机结构模型算机访存模型算机访存模型和并行计算机结构模型构成实际并行计[陈国良01」。储访问UMA(UniformMcmoryAccess)模型的特点是器均匀共享,所有处理器访问任何存储单元取相同的以一定形式共享。

模型图,多处理器,模型,高速缓存


图1.3NUMA多处理器模型高速缓存存储访问COMA(CaeheOulyMemo理Aeeess)模型是N特例,它的特点是:各处理器节点中没有存储层次结构,全部高速全局地址空间;利用分布的高速缓存目录D进行远程高速缓存的访中的高速缓存容量一般都大于二级高速缓存容量。互互连月络络国国国国国国舅舅舅霭霭DDDDDDDDDDDDDDDDDCCCCCCCCCCCCCCCCCPPPPPPPPPPPPPPPPP
【相似文献】

相关博士学位论文 前5条

1 杨晓奇;事务存储编程和KD-50-I万亿次机软件库优化的若干问题研究[D];中国科学技术大学;2008年

2 刘圆;多核结构上高效的线程级推测及事务执行模型研究[D];中国科学技术大学;2007年

3 曾坤;事务存储系统:事务冲突与事务并行[D];国防科学技术大学;2011年

4 王耀彬;多核平台上支持推测并行化的事务存储体系结构性能优化[D];中国科学技术大学;2010年

5 宋伟;面向事务存储系统的容错技术研究[D];国防科学技术大学;2011年


相关硕士学位论文 前3条

1 马子轩;网络处理器的并行编程模型研究[D];西安电子科技大学;2009年

2 王旭群;基于MDSP的并行MPEG-4视频编码器的设计与实现[D];国防科学技术大学;2009年

3 郭锐;支持推测并行化的可扩展事务存储体系结构设计与性能评价[D];中国科学技术大学;2009年



本文编号:2891602

资料下载
论文发表

本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2891602.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户3db4d***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com