多线程低功耗编译优化技术研究

发布时间：2020-12-09 09:45

　　在近年来微处理器发展的过程中,随着系统频率和复杂度的提升以及移动应用的深入,功耗已成为系统软硬件设计所关心的关键问题。编译技术研究除了追求应用程序运行效率的最优化之外,通过编译对应用程序行为的充分分析,对不显著响程序运行性能的条件下最小化系统或处理器的运行功耗的研究,在近期很受关注。这是电路级设计很难涉足的一个有效降低功耗的潜在领域。虽然,从编译级来研究低功耗优化技术是新近发展的崭新方向,但它却含有丰富的研究内容。本博士论文重点研究基于多线程体系结构频率/电压动态调整的低功耗编译优化方法和技术。主要的研究工作体现在以下几个方面:(1)首次从多线程低功耗编译优化技术实现的角度,将目前硬件支持多线程的体系结构进行了归类划分,并根据它们的结构特性提出分为两类:CMP(Chip MultiProcessor or MultiProcessor on Chip)和SMT(Simultaneous MultiThread)来研究基于动态频率/电压调整的低功耗编译优化技术。(2)针对CMP类多线程的体系结构,研究并提出了一种基于频率动态调整的结合细粒度多线程划分的低功耗优化模型,设计了相关的算法和编... 

【文章来源】：中国科学院大学(中国科学院计算技术研究所)北京市

【文章页数】：135 页

【学位级别】：博士

【部分图文】：

能量有效分布结构示例

第一章 绪 论样的延迟是可以接受的问题是同样的重要。理处理的最大处理延迟，但在现存的系统中，这。等提出的功率适配部件 PAU（ Power Adaptatio储受限或 CPU 受限区域的硬件结构。如果发现控制信号来调整相应部件的操作频率或电压，有性能，PAU 为了计算合适的频率和电压，可损失。如图 1.6 所示了一种典型的 PAU 结构态频率/电压调整的组织结构原理。

中国科学院博士学位论文──多线程低功耗编译优化技术研究评估在 600MHz 时功耗为 500mW；在 150MHz 时为 40mW。在性能降低为１４时，则功耗降低为１／１２。类似地，Pentium-III 利用加速技术，500MＨz 时，功耗９Ｗ，但在 650MHz 时，功耗２２Ｗ。ＡＭＤ在ＡＭMobile K6 Plus 处 理 器 中 已 经 增 加 了 动 态 调 整 频 率 和 电 压 的 特 性 Transmeta 也已经开发了动态电压调整的处理器。具有软件控制动态频率整的 Intel Xscale 处理器已在硬件多线程的网络处理器中得到应用[29]由于需要在具有这些特性的处理器上开发应用程序时进行性能／功耗的衡，就要求用户有一定的经验或编译器和操作系统有这方面的优化能力。1． 2． 3 软件控制功耗管理

【参考文献】：
期刊论文
[1]编译指导的多线程低功耗技术研究[J]. 赵荣彩,唐志敏,张兆庆,Guang R.Gao.  计算机研究与发展. 2002(12)
[2]低功耗多线程编译优化技术[J]. 赵荣彩,唐志敏,张兆庆,GuangR.Gao.  软件学报. 2002(06)
[3]编译低功耗优化技术的研究[J]. 赵荣彩,唐志敏.  计算机工程与应用. 2002(08)



本文编号：2906696