嵌入式处理器内存管理单元的设计和验证

发布时间：2020-12-21 01:01

　　随着体系结构的不断发展和多任务嵌入式系统的开发,嵌入式处理器需要提供虚拟内存管理的支持,虚拟内存管理是通过内存管理单元硬件实现在系统运行时的地址转换和地址空间保护。嵌入式处理器和通用处理器在内存管理单元的性能评估方面是有很大差别的。首先,嵌入式处理器经常运用在实时系统中,硬件设计者比较关心系统在最差情况下的系统性能。另外,功耗问题也是设计高性能嵌入式处理器需要考虑的重要因素。 本文提出了一种设计CK·CORE内存管理单元的新的方法,CK·CORE是由杭州中天微系统有限公司和浙江大学合作开发的32位高性能嵌入式处理器。内存管理单元采用两级地址转换后备缓冲器结构,分别称为Micro TLB和Joint TLB。Micro TLB和一般的TLB相比,它的结构比较简单,而且它的地址转换逻辑经过了优化。由于地址转换过程很快,所以不需要在处理器流水线增加一级地址转换过程。为了降低未命中率和功耗,Joint TLB的48个全相联的表项被分为6组,采用了分步访问的策略,有限状态机在Micro TLB未命中时根据最近未使用算法替换Micro TLB的某一个表项。在Joint TLB未命中时,采用了... 

【文章来源】：浙江大学浙江省 211工程院校 985工程院校 教育部直属院校

【文章页数】：64 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
1 绪论
    1.1 课题的背景及研究意义
    1.2 虚拟存储技术及其研究现状
        1.2.1 页表组织
        1.2.2 地址转换后备缓冲器（TLB）
        1.2.3 地址空间保护和内存共享
    1.3 本文所作的工作及内容安排
2 CK-CORE体系结构研究
    2.1 总体结构
    2.2 指令流水线
    2.3 高速缓存（Cache）结构
    2.4 协处理单元（CPO）
    2.5 本章小结
3 内存管理单元的设计方法
    3.1 概述
    3.2 微体系结构
    3.3 数据通路设计
        3.3.1 MMU寄存器组
        3.3.2 TLB表项结构
        3.3.3 Micro TLB
        3.3.4 Joint TLB
    3.4 MMU异常
    3.5 本章小结和实现结果
4 内存管理单元的验证流程
    4.1 模块验证
    4.2 ISA参考模型
    4.3 系统验证
    4.4 本章小结
结束语
参考文献
致谢
附录：图表索引


【参考文献】：
硕士论文
[1]32位MIPS微处理器内存管理单元的设计[D]. 张新.西安电子科技大学 2017
[2]功能精确型多核处理器参考模型设计[D]. 纪丽婧.杭州电子科技大学 2013
[3]64位RISC流核心主流水线的设计及优化[D]. 赵齐.国防科学技术大学 2012
[4]嵌入式内存管理单元低功耗技术设计研究[D]. 武淑丽.浙江大学 2011
[5]高性能低功耗嵌入式内存管理单元设计研究[D]. 徐鸿明.浙江大学 2010



本文编号：2928890