基于FLASH的高速大容量存储器的研究

发布时间：2020-12-29 09:37

　　在详细分析了应用需求之后,结合FLASH的技术特点,文中提出了一种基于FLASH的高速大容量数据存储器的设计与实现方案。本文首先比较了几种常见的非易失性存储介质的特点,介绍了FLASH的基本操作方法和实现技巧,详细分析了设计过程和实现结果。为了提高FLASH的写和擦除速度,设计中采用了流水线操作和并行扩展技术,使用高性能FIFO缓冲高速数据流的波动,用单片FPGA实现了系统控制逻辑。主要控制逻辑包括FLASH控制器、USB控制器、FIFO控制逻辑等。存储器数据回放的接口采用USB实现。数据输入接口采用LVDS差分出入,输入格式可定制。根据实际工程经验,文中对状态机的设计实现做了重点介绍,同时详细介绍了USB控制状态机实现以及USB固件的设计。整个系统结构采用模块化设计思想,具有可移植,易扩展的特性。本文的研究,为研制应用于实际工程的基于FLASH的高速大容量存储器奠定了坚实的基础,具有较好的指导好借鉴意义。 

【文章来源】：中国科学院大学(中国科学院国家空间科学中心)北京市

【文章页数】：76 页

【学位级别】：硕士

【部分图文】：

CycloneⅡ器件的平面布局

四个角上是 PLL。中间白色部分是逻辑阵列 块，中间黑色部分是内嵌的乘法器模块。Ⅱ的器件中，一个 LAB 中有 16 个 LE。器件相比，在 Cyclone Ⅱ器件中，增加了乘法器模块处理能力。 PLLF484C8 器件中，有四个 PLL，四个时钟控制块，16出、CLK 管脚、DPCLK 输入管脚和 CDPCLK 管脚如图 2.2 所示。

图2.3 K9K8G08U0A管脚定义U0A芯片实际有效的管脚信号只有19个，其余均为无连接的今后扩展时的兼容，如图2.3所示。有效管脚信号的定义如mand Latch Enable):命令锁存使能信号，输入信号。用于芯片内部的命令寄存器。当它为高时，外部命令就在WE#信口锁存到命令寄存器。ress Latch Enable):地址锁存使能信号，输入信号。用于芯片内部的地址寄存器。当它为高时，外部地址就在WE#信口锁存到地址寄存器。te Enable):写使能信号，输入信号。命令、地址、数据都沿通过I/O端口锁存到芯片内部。当芯片的输出有效时，WE#ip Enable):芯片的片选信号，输入信号。若在进行读操作

【参考文献】：
博士论文
[1]基于闪存的星载高速大容量存储技术的研究[D]. 朱岩.中国科学院研究生院（空间科学与应用研究中心） 2006



本文编号：2945424