轻量化卷积神经网络加速器研究

发布时间：2021-01-07 04:54

　　相较传统的图像处理方法,深度神经网络的效率和准确率都得到了显著的提升,在很多应用中都可以发挥明显的作用。然而,卷积神经网络计算非常密集,CPU等通用处理器难以对卷积计算进行并行加速,效率十分低下,在应用中会产生延迟。而高端的GPU在计算卷积神经网络时虽然效率尚可,但它的高功耗限制了它在移动端平台的应用。比如自动驾驶和机器人这样的移动端平台,对低延迟和低功耗都有很高的要求,CPU和GPU在实现这些应用时都不是最佳选择。而FPGA内部集成了大量DSP资源,由于无需指令,它可以充分发挥浮点计算能力,使得在加速数据密集型计算时拥有巨大优势,且与高端的GPU相比时,FPGA的功耗相对低很多。但是,VGG等大型卷积神经网络由于巨大的参数量和计算量,很难在资源受限的FPGA上实现。而轻量型网络MobileNetV2采用深度可分离卷积代替普通卷积,显著降低计算量和参数量,大大降低了对资源的需求,让我们看到了复杂的卷积神经网络在移动端平台上实现的可能性。所以,研究MobileNetV2这种轻量化卷积神经网络模型的计算加速对于复杂的卷积神经网络在移动端的实现具有十分重大的意义。在上述背景下,论文设计并实现... 

【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校

【文章页数】：78 页

【学位级别】：硕士

【部分图文】：

第一个通道开始时的仿真图

输出的地址信号 w_addr 为 4095，即将载入第二组权重开始下一轮的卷积，所有信号都回归初始值。图3.26 第一个通道结束时的仿真图第二个通道开始正式得到输出值的位置如图 3.27 粗线处，此时进行的通道数信号 cnt_channel 已经从 1 变成 2，其他信号和第一个通道开始时的完全相同，权重载入结束的标志 weight_finish 和输入数据有效的信号 valid_in 为高，卷积完成的标志位信号 conv_finish 为低，卷积输出数据有效的标志位信号 write_data_valid 在此时变高，地址信号 w_addr 从-1 开始不断累加。图3.27 第二个通道开始时的仿真图

号 conv_finish 为低，卷积输出数据有效的标志位信号 write_data_valid 在此时变高，地址信号 w_addr 从-1 开始不断累加。图3.27 第二个通道开始时的仿真图


本文编号：2961952