用于安全集成电路的三相单轨脉冲寄存器

发布时间：2021-01-11 20:09

　　基于三相位求值模式提出了一种三相单轨脉冲寄存器（TSPR）,该寄存器可在时钟边沿到来之后依次完成放电、充电、写入三个操作.由于输出节点在每个周期内经历一次充电和一次放电操作,因此所有数据处理过程都具有相同功耗,达到了单元功耗与处理数据无关的目的.仿真验证表明TSPR逻辑功能正确,并且具有小于1.73%的归一能量差.进一步采用TSPR实现高级加密标准（AES）算法中的8位S盒结构以验证其抗差分功耗分析（DPA）攻击能力.实验结果证明:TSPR可以将正确密钥与功耗之间的相关性系数降低81.82%,有效地减少数据处理过程中的信息泄露,提高电路的抗攻击能力. 

【文章来源】：华中科技大学学报(自然科学版). 2020,48(04)北大核心

【文章页数】：6 页

【部分图文】：

TSPL逻辑结构原理图

TSPL采用三阶段工作模式，分别为预充电阶段、求值阶段及放电阶段．在预充电阶段，Tpch为高电位，P1晶体管导通，输出节点O被充电到高电位；在求值阶段，Teva为高电位，N3晶体管导通，输出节点O会根据下拉网络的通断进行放电；在放电阶段，Tdch为高电位，此时N4晶体管导通，输出节点O上的残余电荷被完全泄放掉．图2为TSPL逻辑结构的工作时序图．在一个完整的求值周期内，TSPL逻辑单元都会进行预充电、求值、放电三个操作，输出节点总会在求值周期开始时充电到1，而在求值周期结束时放电到0，不会受到输入信号的影响，从而保证了在一个周期内的功耗恒定，具有很好的抵抗DPA攻击的能力．

TSPR的工作原理如下：当时钟在低电平时，此时TDCH信号与TEVA信号为低电平，TPRE信号为高电平．P1,N1,N3和N4晶体管关断，节点O保持原有的状态不变，P2,N6,N7和N8晶体管关断，输出节点Q不再与信号TD有关系而维持在它原有的状态．当时钟上升沿到来后，寄存器分别经过三个阶段完成数据的写入过程．a.放电阶段．在时钟上升沿到来之后，TDCH信号首先由低电位变成高电位，此时寄存器进入放电阶段．受TDCH信号控制的N3,N4,N7,N8晶体管全部导通，同时由于TPRE信号仍为高电位，P1和P2晶体管关断，使得内部节点O1,Y1,Y2及输出节点Q上的电荷都被完全被泄放掉，实现寄存器内部电荷清0.

【参考文献】：
期刊论文
[1]一种基于寄存器翻转时刻随机化的抗DPA攻击技术[J]. 乐大珩,齐树波,李少青,张民选.  计算机研究与发展. 2012(03)



本文编号：2971401