基于SoPC的外设接口设计与集成

发布时间：2021-04-13 23:42

　　嵌入式系统的设计和实现朝着基于芯片，特别是系统级可编程芯片（SoPC，System On a Programmable Chip）的方向发展。基于FPGA的片上可编程系统技术逐渐成为嵌入式系统技术发展的新方向。FPGA（Field Programmable Gate Array，现场可编程逻辑门阵列）可重复修改的特点以及可编程片上系统开发软件的不断跟进，使得在一个芯片内进行系统级设计变得容易。它比一般的嵌入式系统具有更大灵活性，系统硬件和系统软件都可以根据用户的需要来定制和裁减。以IP模块化的方式，可在较短时间就设计出复杂的系统。将RISC处理器IP核以及用户以HDL语言开发的逻辑部件可以最终综合到一片FPGA芯片中，以实现真正的可编程片上系统。论文深入地调研了国内外SoPC领域的发展状况，选择了嵌入PowerPC405处理器硬核的FPGA Virtex4片上可编程系统，针对MIL-STD-1553B数据总线协议和UART等外设集成入FPGA的需求，构建了满足设计需求的SoPC系统。首先介绍了SoPC的开发流程以及IP核的设计方法，再比较与本课题相似的系统，分析各自的不同。然后重点阐述... 

【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校

【文章页数】：93 页

【学位级别】：硕士

【部分图文】：

systeme仿真示意图

电子科技大学硕士学位论文仿真波形如图5一12所示，仿真数据调用随机数函数 $randomo产生图5一12命令字和数据字编码波形5.4.2计数逻辑计数逻辑的主要功能是在发送状态时，计算发送的数据量，控制当前发送的命令字、模式字或者数据。将发送信号和数据，发送给编码模块，通过编码模块输出。发送结束后，返回信号给主控逻辑，跳转到应该进入的下一个状态。比如数据字的发送，如图5一13所示。系统初始化时，计数逻辑处于空闲态 (lDLE)，在主状态机控制逻辑控制下，当发送数据字时，同时发送TxD_En使能信号

NNNumberofbondedIOBsss23olltof3207%%% NNNllrnberofGCLKsss1outof323%%%解码模块，接收数据正确时的仿真波形如图5一巧所示，效验出错数据的仿真波形如图5一16所示。图5一巧正确数据的解码波形图5一16效验错误数据的解码波形5.5.2状态字处理逻辑在超时信号产生前，接收到状态字，则停止计数器计数，进入状态字处理逻辑。状态字处理方式如下表5一5所示:

【参考文献】：
期刊论文
[1]SoPC与嵌入式系统软硬件协同设计[J]. 唐思章,黄勇.  单片机与嵌入式系统应用. 2005(12)
[2]航天器总线管理系统的SOC设计与研究[J]. 张伟功,段青亚,王剑峰,郝跃,刘曙蓉.  宇航学报. 2005(03)
[3]SoC及其IP核的设计与其在通信中的应用研究[J]. 苗长云,曹晓东,李鸿强,石博雅.  天津工业大学学报. 2005(01)
[4]用SystemC进行SoC的系统级设计与仿真[J]. 朱巍.  单片机与嵌入式系统应用. 2005(01)
[5]可复用SPI模块IP核的设计与验证[J]. 高谷刚,罗春.  单片机与嵌入式系统应用. 2004(11)
[6]片上系统（SOC）技术的设计与发展[J]. 白星振.  山东煤炭科技. 2004(04)
[7]SoC设计语言:SystemC[J]. 苏舟,韩伟华.  中国集成电路. 2004(07)
[8]总线功能模型在集成电路功能验证中的设计和应用[J]. 杜旭,夏晓菲,赵宇.  微电子学与计算机. 2004(05)
[9]SOPC——基于FPGA的SoC设计策略[J]. 周恒,罗斯青.  山西电子技术. 2003(01)
[10]系统级可编程芯片（SOPC）设计思想与开发策略[J]. 刘达,龚建荣.  现代电子技术. 2002(11)

硕士论文
[1]1553B总线接口技术研究及FPGA实现[D]. 徐丽清.西北工业大学 2006
[2]基于PowerPC处理器硬核的片上可编程系统应用的设计及验证[D]. 叶咏辰.中国科学院研究生院（空间科学与应用研究中心） 2005
[3]支持IRDA1.0协议UART的IP软核的设计[D]. 胡茂文.西安理工大学 2004
[4]军用1553B数据总线协议处理器IP核的设计与验证[D]. 费建江.南京航空航天大学 2004
[5]基于嵌入式MPU核的1553B总线接口控制器的设计[D]. 陈普然.南京航空航天大学 2003



本文编号：3136223