大整数除法器硬件电路研究与实现

发布时间：2021-04-24 06:06

　　为加快传统的大整数除法的运算速度,提出了一种适合硬件实现的低功耗大整数除法快速算法,在此基础上设计了一个低功耗大整数除法器硬件电路:将2个大整数分别存储在独立的随机访问存储器中,结合控制器和状态机,以实现高速数据读取和计算.所提出的除法器具备高速和低功耗特性,且支持多种位宽的除法以及求模运算,最高可支持4 096位的被除数以及2 048位的除数.使用130 nm CMOS工艺,从面积、功耗和速度方面对大整数除法器硬件电路进行分析,结果表明:该除法器的主频最高可达125 MHz,总面积为0.12 mm²,每兆赫兹消耗的功耗为10μW. 

【文章来源】：华南师范大学学报(自然科学版). 2020,52(04)北大核心

【文章页数】：6 页

【文章目录】：
1 大整数除法快速算法
    1.1 传统的不恢复余数除法算法
    1.2 适合硬件实现的低功耗大整数除法快速算法
    1.3 适合硬件实现的低功耗大整数除法快速算法性能分析
2 低功耗大整数除法器硬件电路
3 大整数除法器硬件电路的功能和性能分析
4 结论



本文编号：3156826