浅析基于verilog的加法器设计

发布时间：2021-05-13 17:54

　　在一个计算机系统中,CPU是最核心的控制部件。而在CPU中,ALU是核心的运算部件。计算器所有功能的实现,都要依赖ALU对数据进行处理。目前,使用verilog语言来实现一个CPU内核或复杂算法,已成为一种趋势。但无论哪种复杂运算,都可以分解成最基本的加、减、乘、除运算。而乘法、除法和减法运算,最终又都可以分解成加法运算。所以,研究不同加法器的实现方法,分析其优势劣势,并针对性的提出改进设计的方法,对提高整个系统或算法的性能有着重大的意义。本文讨论了三种加法器的设计,对每种加法器的优缺点进行了分析,并提出了改进的方法。 

【文章来源】：科学技术创新. 2020,(25)

【文章页数】：2 页

【文章目录】：
1 级联加法器
2 并行加法器
3 流水线加法器
4 结论



本文编号：3184459