基于DSP和FPGA的并行处理系统硬件设计
发布时间:2021-05-13 20:49
随着数字信号处理技术的不断发展,大多数领域对嵌入式系统进行信息处理要求的日益提高,新的功能强劲的高性能数字信号处理器相继推出。单核处理器内核频率可达到1.25GHz,并且具有丰富的高速内存、外设接口,但随着通信和图像处理等算法复杂度的增加,以及对信号处理质量和实时性要求的日渐精密和严格,单个处理器核已经不能很好地满足处理要求,所以设计实现基于多核DSP(Digital Signal Processor)的处理系统或多DSP高速并行处理系统成为必要。嵌入式系统硬件平台性能主要取决于核心处理模块处理性能、互连接口带宽以及互连拓扑结构。本设计是基于TI最新高性能8核DSP处理器TMS320C6678及逻辑芯片XC5VLX110T的高速并行处理系统,不仅具有优秀的内核处理性能,而且互连接口具有极高的数据传输能力。考虑到处理对象的不确定性,系统还需要具有一定的通用性和深度扩展性。本课题设计以实际项目应用为依托,构建的并行处理系统硬件平台是整机系统的一部分,主要进行复杂算法的处理。板卡采用标准的6U尺寸,通过CPCI-E连接器与高速背板进行连接,实现系统互连和扩展功能。本系统设计以DSP + FP...
【文章来源】:北京工业大学北京市 211工程院校
【文章页数】:90 页
【学位级别】:硕士
【文章目录】:
摘要
Abstract
第1章 绪论
1.1 课题背景
1.2 课题相关技术
1.2.1 高性能数字信号处理技术
1.2.2 高速串行接口技术
1.2.3 并行处理技术
1.2.4 可重构技术
1.3 发展现状及课题难点和目标
1.4 论文结构
第2章 系统设计方案
2.1 整机系统
2.2 芯片选型
2.2.1 DSP 处理器选型
2.2.2 不同处理器比较
2.2.3 FPGA 选型
2.3 并行系统构架
2.3.1 并行系统分析
2.3.2 互连接口方案
2.3.3 系统结构
2.3.4 系统性能分析
2.4 本章小结
第3章 系统接口电路设计
3.1 TMS320C6678 电路设计
3.1.1 JTAG 调试口电路设计
3.1.2 时钟电路设计
3.1.3 外部存储器电路设计
3.1.4 高速串行接口电路设计
3.1.5 TMS320C6678 其它部分电路设计
3.2 XC5VLX110T 电路设计
3.2.1 配置电路设计
3.2.2 时钟电路设计
3.2.3 Rocket IO 接口电路设计
3.2.4 可配置IO 分配及电路设计
3.2.5 存储器接口电路设计
3.3 本章小结
第4章 系统电源
4.1 系统功耗分析
4.1.1 TMS320C6678 功耗分析
4.1.2 XC5VLX110T 功耗分析
4.1.3 高速存储器功耗分析
4.1.4 系统总体功耗分析
4.2 系统电源设计
4.2.1 电源方案
4.2.2 电源电路设计
4.3 系统电源上电顺序
4.3.1 系统电源上电顺序分析
4.3.2 系统上电顺序电路设计
4.4 本章小结
第5章 PCB 设计及信号完整性设计
5.1 PCB 设计
5.1.1 叠层设计
5.1.2 PCB 布局
5.1.3 PCB 布线
5.2 信号完整性设计
5.2.1 高速PCB 效应
5.2.2 信号完整性分析
5.2.3 HyperLynx 仿真
5.3 本章小结
总结
参考文献
攻读硕士学位期间所发表的学术论文
致谢
【参考文献】:
期刊论文
[1]浅谈并行处理技术[J]. 李峰,杜光辉. 科技资讯. 2010(32)
[2]一种基于通用DSP的并行处理系统设计[J]. 徐明,姜树明,陈长英,宋栋. 福建电脑. 2009(11)
[3]并行计算与并行处理技术的应用研究[J]. 谷国太,肖汉. 河南理工大学学报(自然科学版). 2009(05)
[4]高性能多DSP互连技术[J]. 王勇,张平. 电子产品世界. 2009(04)
[5]嵌入式可重构的多DSP图像并行处理系统[J]. 赵振华,郑红. 单片机与嵌入式系统应用. 2009(02)
[6]TI推出TMS320C6474三核DSP抢占高端DSP市场[J]. 陈楠. 世界电子元器件. 2008(12)
[7]基于SRIO的多DSP并行信号处理系统[J]. 屈磊,宋慰军,苟冬荣,柴小丽,奚军. 计算机工程. 2008(S1)
[8]基于TMS320C6455的高速SRIO接口设计[J]. 黄克武,吴海洲. 电子测量技术. 2008(09)
[9]串行RapidIO在多DSP系统中的应用初探[J]. 王帆,刘云. 计算机与数字工程. 2008(08)
[10]基于FPGA的多DSP系统接口电路设计[J]. 黄锐,唐继勇,张磊. 中国测试技术. 2008(03)
硕士论文
[1]RapidIO技术在信号处理系统中的应用与研究[D]. 汪星宇.南京理工大学 2009
[2]基于TS201的图像信息处理机硬件设计[D]. 高青.北京工业大学 2009
[3]基于FPGA的通用实时信号处理系统的硬件设计与实现[D]. 刘李明.北京工业大学 2009
本文编号:3184683
【文章来源】:北京工业大学北京市 211工程院校
【文章页数】:90 页
【学位级别】:硕士
【文章目录】:
摘要
Abstract
第1章 绪论
1.1 课题背景
1.2 课题相关技术
1.2.1 高性能数字信号处理技术
1.2.2 高速串行接口技术
1.2.3 并行处理技术
1.2.4 可重构技术
1.3 发展现状及课题难点和目标
1.4 论文结构
第2章 系统设计方案
2.1 整机系统
2.2 芯片选型
2.2.1 DSP 处理器选型
2.2.2 不同处理器比较
2.2.3 FPGA 选型
2.3 并行系统构架
2.3.1 并行系统分析
2.3.2 互连接口方案
2.3.3 系统结构
2.3.4 系统性能分析
2.4 本章小结
第3章 系统接口电路设计
3.1 TMS320C6678 电路设计
3.1.1 JTAG 调试口电路设计
3.1.2 时钟电路设计
3.1.3 外部存储器电路设计
3.1.4 高速串行接口电路设计
3.1.5 TMS320C6678 其它部分电路设计
3.2 XC5VLX110T 电路设计
3.2.1 配置电路设计
3.2.2 时钟电路设计
3.2.3 Rocket IO 接口电路设计
3.2.4 可配置IO 分配及电路设计
3.2.5 存储器接口电路设计
3.3 本章小结
第4章 系统电源
4.1 系统功耗分析
4.1.1 TMS320C6678 功耗分析
4.1.2 XC5VLX110T 功耗分析
4.1.3 高速存储器功耗分析
4.1.4 系统总体功耗分析
4.2 系统电源设计
4.2.1 电源方案
4.2.2 电源电路设计
4.3 系统电源上电顺序
4.3.1 系统电源上电顺序分析
4.3.2 系统上电顺序电路设计
4.4 本章小结
第5章 PCB 设计及信号完整性设计
5.1 PCB 设计
5.1.1 叠层设计
5.1.2 PCB 布局
5.1.3 PCB 布线
5.2 信号完整性设计
5.2.1 高速PCB 效应
5.2.2 信号完整性分析
5.2.3 HyperLynx 仿真
5.3 本章小结
总结
参考文献
攻读硕士学位期间所发表的学术论文
致谢
【参考文献】:
期刊论文
[1]浅谈并行处理技术[J]. 李峰,杜光辉. 科技资讯. 2010(32)
[2]一种基于通用DSP的并行处理系统设计[J]. 徐明,姜树明,陈长英,宋栋. 福建电脑. 2009(11)
[3]并行计算与并行处理技术的应用研究[J]. 谷国太,肖汉. 河南理工大学学报(自然科学版). 2009(05)
[4]高性能多DSP互连技术[J]. 王勇,张平. 电子产品世界. 2009(04)
[5]嵌入式可重构的多DSP图像并行处理系统[J]. 赵振华,郑红. 单片机与嵌入式系统应用. 2009(02)
[6]TI推出TMS320C6474三核DSP抢占高端DSP市场[J]. 陈楠. 世界电子元器件. 2008(12)
[7]基于SRIO的多DSP并行信号处理系统[J]. 屈磊,宋慰军,苟冬荣,柴小丽,奚军. 计算机工程. 2008(S1)
[8]基于TMS320C6455的高速SRIO接口设计[J]. 黄克武,吴海洲. 电子测量技术. 2008(09)
[9]串行RapidIO在多DSP系统中的应用初探[J]. 王帆,刘云. 计算机与数字工程. 2008(08)
[10]基于FPGA的多DSP系统接口电路设计[J]. 黄锐,唐继勇,张磊. 中国测试技术. 2008(03)
硕士论文
[1]RapidIO技术在信号处理系统中的应用与研究[D]. 汪星宇.南京理工大学 2009
[2]基于TS201的图像信息处理机硬件设计[D]. 高青.北京工业大学 2009
[3]基于FPGA的通用实时信号处理系统的硬件设计与实现[D]. 刘李明.北京工业大学 2009
本文编号:3184683
本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3184683.html