基于FPGA的最佳精度定点加法器的设计与实现

发布时间：2021-05-22 00:00

　　本文拟利用Field-Programmable Gate Array（简称FPGA）技术设计和实现精度最佳的16点加法器,在算法不完善的情况下,总结其优缺点,在对其代码进行优化的基础上,提出了一种更经济的逻辑门单元最佳精确点加法器。主要采用VHDL语言,在通用FPGA中,主要实现16位定点的添加,保证了数值计算的最佳精度,不仅计算速度快,芯片利用率高,同时保证了输入和输出在16位宽的基础上,保证了输出数据的最佳精度。 

【文章来源】：电子技术与软件工程. 2020,(10)

【文章页数】：2 页

【文章目录】：
1 设计思想
2 仿真验证
3 结论
4 讨论



本文编号：3200600