FT-Matrix DSP向量定点MAC单元的设计与实现
发布时间:2021-06-05 07:49
DSP是无线通信数据运算的核心部件。在未来第4代或准4代无线通信中,个人用户的语音和数据处理速率将大幅度提高,这涉及到大量的数据运算,比如:音频、视频处理中的离散余弦变换及逆变换、快速傅立叶变换、编码/解码等,每秒钟需要进行几亿到几千亿次的运算,主要数据运算为乘加操作。因此,研制面向第4代或准4代无线通信软基站DSP的高性能乘加(MAC,Mutiply Accumulate)单元具有重要意义。FT-Matrix DSP是我们自主研发的、具有我国自主知识产权的一款面向第4代或准4代无线通信软基站的高性能32位DSP。它采用VLIW(超长指令字)技术,一个节拍内最多可以发射10条指令,并采用标量处理和向量处理并发执行的体系结构。其中,向量处理单元(VPU,Vector Process Unit)由16个同构的处理单元(PE)构成,用于处理高计算密度的算法。本论文对FT-Matrix DSP的向量定点MAC(VIMAC,Vector Integer MAC)单元进行了需求分析、指令集设计和逻辑结构设计,并对标量定点MAC(SIMAC,Scalar Integer MAC)进行了设计、验证和逻...
【文章来源】:国防科技大学湖南省 211工程院校 985工程院校
【文章页数】:85 页
【学位级别】:硕士
【部分图文】:
软件无线电结构示意图
图 1.2 德州仪器 (TI)的多核DSP TMS320TCI648720TCI6487 的每个内核都有 8 个功能单元,两个寄存器文件以及两条数据6000 系列核相似,8 个功能单元中包含了两个 M(Multiply)单元。每个执行四个 16×16 位的乘法,吞吐率是 C64x 核的两倍。因此,每个 C64 8 个 16×16 位的乘法运算。这意味着在 1.2GHz 频率下,每个 M 单元执度为 9600 次/微妙。此外,每个 M 单元每周期可以执行一个 32×32 位乘乘法[15]。2I C
图 1.2 德州仪器 (TI)的多核DSP TMS320TCI6487TMS320TCI6487 的每个内核都有 8 个功能单元,两个寄存器文件以及两条数据通路与早期的 C6000 系列核相似,8 个功能单元中包含了两个 M(Multiply)单元。每个 M 单元每周期可执行四个 16×16 位的乘法,吞吐率是 C64x 核的两倍。因此,每个 C64x+核每周期可执行 8 个 16×16 位的乘法运算。这意味着在 1.2GHz 频率下,每个 M 单元执行 1位乘法的速度为 9600 次/微妙。此外,每个 M 单元每周期可以执行一个 32×32 位乘法或者四个 8×8 位乘法[15]。
【参考文献】:
期刊论文
[1]第四代移动通信系统及其关键技术研究[J]. 王军选. 电信科学. 2009(03)
[2]IMT-Advanced无线空中接口关键技术[J]. 沈嘉. 电信科学. 2007(09)
[3]B3G无线通信技术的发展趋势[J]. 沈嘉. 现代电信科技. 2007(09)
[4]一种具有饱和处理功能的24位并行乘加单元优化设计(英文)[J]. 张萌,贾俊波. Journal of Southeast University(English Edition). 2006(04)
[5]分层多模IMT-Advanced系统框架研究[J]. 沈嘉. 移动通信. 2006(10)
[6]从宽带无线接入与宽带移动通信技术的融合看B3G技术的发展趋势[J]. 沈嘉. 电信科学. 2006(06)
[7]32位定/浮点乘法器设计[J]. 于敦山,沈绪榜. 半导体学报. 2001(01)
[8]第三代移动通信系统中的软件无线电技术[J]. 吴启晖,莫永成,王金龙,陈朝晖. 移动通信. 2000(02)
[9]第三代移动通信系统的研究现状和发展趋势[J]. 孙毅,赵建平,吴俊. 电信科学. 1998(05)
[10]一个并行高速乘法器芯片的设计与实现[J]. 罗莉,胡守仁. 计算机工程与科学. 1997(04)
本文编号:3211755
【文章来源】:国防科技大学湖南省 211工程院校 985工程院校
【文章页数】:85 页
【学位级别】:硕士
【部分图文】:
软件无线电结构示意图
图 1.2 德州仪器 (TI)的多核DSP TMS320TCI648720TCI6487 的每个内核都有 8 个功能单元,两个寄存器文件以及两条数据6000 系列核相似,8 个功能单元中包含了两个 M(Multiply)单元。每个执行四个 16×16 位的乘法,吞吐率是 C64x 核的两倍。因此,每个 C64 8 个 16×16 位的乘法运算。这意味着在 1.2GHz 频率下,每个 M 单元执度为 9600 次/微妙。此外,每个 M 单元每周期可以执行一个 32×32 位乘乘法[15]。2I C
图 1.2 德州仪器 (TI)的多核DSP TMS320TCI6487TMS320TCI6487 的每个内核都有 8 个功能单元,两个寄存器文件以及两条数据通路与早期的 C6000 系列核相似,8 个功能单元中包含了两个 M(Multiply)单元。每个 M 单元每周期可执行四个 16×16 位的乘法,吞吐率是 C64x 核的两倍。因此,每个 C64x+核每周期可执行 8 个 16×16 位的乘法运算。这意味着在 1.2GHz 频率下,每个 M 单元执行 1位乘法的速度为 9600 次/微妙。此外,每个 M 单元每周期可以执行一个 32×32 位乘法或者四个 8×8 位乘法[15]。
【参考文献】:
期刊论文
[1]第四代移动通信系统及其关键技术研究[J]. 王军选. 电信科学. 2009(03)
[2]IMT-Advanced无线空中接口关键技术[J]. 沈嘉. 电信科学. 2007(09)
[3]B3G无线通信技术的发展趋势[J]. 沈嘉. 现代电信科技. 2007(09)
[4]一种具有饱和处理功能的24位并行乘加单元优化设计(英文)[J]. 张萌,贾俊波. Journal of Southeast University(English Edition). 2006(04)
[5]分层多模IMT-Advanced系统框架研究[J]. 沈嘉. 移动通信. 2006(10)
[6]从宽带无线接入与宽带移动通信技术的融合看B3G技术的发展趋势[J]. 沈嘉. 电信科学. 2006(06)
[7]32位定/浮点乘法器设计[J]. 于敦山,沈绪榜. 半导体学报. 2001(01)
[8]第三代移动通信系统中的软件无线电技术[J]. 吴启晖,莫永成,王金龙,陈朝晖. 移动通信. 2000(02)
[9]第三代移动通信系统的研究现状和发展趋势[J]. 孙毅,赵建平,吴俊. 电信科学. 1998(05)
[10]一个并行高速乘法器芯片的设计与实现[J]. 罗莉,胡守仁. 计算机工程与科学. 1997(04)
本文编号:3211755
本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3211755.html