16位高速DSP增强型同步串行口的设计

发布时间：2021-06-14 04:59

　　数字信号处理器是一种新型的结构特殊的单片微计算机,特别适用于数字滤波、高保真的视频、图象和语音处理中,并以其强大的处理能力和高度的灵活性迎合了信号处理任务对实时性和精确性的要求,因而获得了较大发展。国内在DSP设计方面的研究仍然处于起步阶段。本文针对16位高速DSP开展工作,完成了其中外围模块部分的研究与设计,着重对增强型同步串口ESSP（Enhanced Synchronous Serial Port）进行研究。论文的主要工作及创新如下:1.本文从16位定点DSP出发,讨论了其外设电路的特点,然后具体地阐述了所参与课题的研究情况。2.重点论述了增强型同步串口的设计与仿真。在研究现有的串口结构后,对ESSP中主要电路进行了优化,设计出了高性能的发送/接收电路。仿真结果表明:增强型同步串口（ESSP）能够高速、可靠的收/发数据。3.为了能稳定地提取同步信号而实现同步,文章提出了一种新的设计方法:并行同步技术,可将串行数据转换为并行,降低了数据率,从而有效地提高了电路的性能。4.对ESSP的工作方式进行了详细的分析并探讨了其设计及实现方式,并用Verilog-XL对各个功能模块进行了仿真验... 

【文章来源】：江南大学江苏省 211工程院校 教育部直属院校

【文章页数】：60 页

【学位级别】：硕士

【部分图文】：

－1F206的内部功能框图

图 2－2 总线结构6 采用各自分开的地址总线分别用于数据读（DRAB）和数据写（DWAB）。因此 在同一机器周期内进行读和写。各自独立的程序空间和数据空间允许 CPU 同指令和数据。例如，在数据相乘时，先前的乘积可以与累加器相加，与此同

图 2－3 CPU 的输入比例、中央算术逻辑和乘法部分框图移位器的位 15－0 接收 16 位输入，其来源有两种：据读总线（DRDB），该输入值来自指令操作数据所引用的数据存储单元。序读总线（PRDB），该输入是指令操作数给出的常数值。

【参考文献】：
期刊论文
[1]状态机与多时钟体系结构的异同[J]. 张溯,胡永华,高明伦.  微电子学与计算机. 2001(03)
[2]数字信号处理器的SPI串行接口设计[J]. 郎岩梅,张军,徐岩,赵军.  哈尔滨理工大学学报. 2001(02)
[3]ASIC硬件仿真技术[J]. 孙绪红,陈书明,曾献君,陈吉华.  计算机工程与科学. 2000(05)
[4]数字系统高层次设计技术及其发展[J]. 陶仁基,叶晨.  系统工程与电子技术. 1999(09)
[5]DSP应用的结构和发展方向[J]. 许伟.  电子技术应用. 1999(03)



本文编号：3229119