光栅化中多格式除法器的设计与实现

发布时间：2021-08-04 19:32

　　<正>针对图形渲染管线（GPU）中光栅化模块对多格式除法运算的要求,本设计在现有牛顿迭代除法器基础上对牛顿迭代除法器进行改进,降低除法器运算功耗、提升运算速率、减小精度误差,提高除法器整体性能。同时扩展出适合于光栅化扫描模块的多格式定点除法器。硬件上实现了多种格式定点数除法运算,验证环境采用 

【文章来源】：电子世界. 2020,(05)

【文章页数】：2 页

【部分图文】：

牛顿除法器框图

为验证多格式定点除法器结果的正确性，使用System Verilog语言搭建了验证平台。验证平台中，输出激励产生待测数据、数据类型及数据均为随机生成；DUT为除法器的硬件电路；参考模型为使用System Verilog编写的行为模型；输出响应为除法器的输出结果。最终将DUT与参考模型的结果进行对比以得出结论。多格式定点除法器采用5000组随机定点数进行验证，对DUT和参考模型的结果进行了打印和比对，其误差小于1.2E-10，验证了除法器运算结果的正确性，并满足光栅化模块对定点除法器的精度要求。

多格式定点除法器应用于光栅化插值模块并进行相应插值运算，计算精度更加准确，误差小。针对光栅化模块的三角形插值运算，多格式定点除法器针对光栅化扫描插值模块的纹理属性进行(24-8)/(8-24)的格式运算、插值系数进行(24-8)/(24-8)格式运算、颜色属性进行(24-8)/(24-8)格式运算。本设计采用Modeslim仿真工具进行硬件功能验证，针对不同格式的数据进行大量运算，其中Opcode分别取值为010、011、001三种运算类型进行验证，由于多格式定点除法器每六个周期计算出一个结果，故每隔六个周期打印最终结果。同时采用SV语言搭建验证平台对相同的数据进行测试，打印最终结果与Modeslim仿真结果进行对比，仿真结果如图3(a)所示。经上百组数据对比验证，误差小于0.001，详细数据仿真验证以及误差分析如图3(b)所示：图3(b)测量值与理论值误差分析


本文编号：3322280