PXI零槽控制器

发布时间：2021-08-19 07:21

　　PXI总线控制器作为PXI总线自动测试系统的控制模块,用于实现对所有仪器模块的资源管理,同时也是测试系统软件运行的环境,实现测试仪器模块工作流程控制和数据分析处理。本设计在深入理解PXI标准的基础上,仔细研究了PXI零槽控制器的原理,结合实际需要确定了零槽控制器的实现方法。整个零槽控制器设计分为硬件设计与操作系统选择。硬件设计采用ETX嵌入式计算机作为整体设计的核心,可根据实际需要定义接插件类型和位置。由于ETX集成了可扩展的I/O,增加了主板的集成度,同时也缩短了研发周期并简化了整个生产过程,使得控制器体积小,功能强,维护简单,并易于升级。该设计部分重点阐述了PXI桥接口电路及各种外围接口电路的设计。PXI零槽控制器还实现了触发总线,由于触发总线本身的应用非常灵活,所以本设计中使用CPLD来产生触发信号,可以随时根据不同的应用方式灵活配置CPLD,满足不同的需求。本设计的操作系统选择的是XPE嵌入式操作系统,XPE嵌入式操作系统可以根据实际应用的环境进行定制,占用资源少,可利用XP操作系统的所有特性,能实现与桌面程序的无缝连接,符合PXI软件运行环境的要求,并能保证系统在运行过程中不... 

【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校

【文章页数】：78 页

【学位级别】：硕士

【部分图文】：

PCI2050B桥芯片内部结构图

由于触发总线可以使用各种协议来同步和通信，所以本设计使用 CPLD 来产生触发信号，这样配置起来非常灵活，满足不同的需要场合。ETX 模块使用其一个空闲 RS232 串口来与触发模块通信，发送触发命令。CPLD 提取出 RS232 串口发送的信号，处理后输出符合触发信号时序要求的脉冲。提取 RS232 信号由信号提取模块完成，输出触发信号由信号产生模块来完成，具体运行则由状态控制机（FSM）来控制。其结构框图 3-8 如图所示。ETXCPLD驱动芯片信号提取 信号发生FSMPXI总线图 3-8 触发模块结构图

图 3-11 波特率发生器产生时钟波形起始位检测电路检测正确的起始位，滤除噪声信号。为了保证采样的正确性，采用两个独立的时钟。我们把主时钟和波特率时钟（数据接收发送的频率）的比称为时钟因子，时钟因子的标准值为16。较高的主时钟频率可以改进检测起始位的方式。数据是以一个固定的速率从ETX发送到CPLD，我们以16倍数据波特率的主时钟频率对输入信道采样，当检测到起始位的下降沿时，起始位检测器开始不断采样，连续采8个主时钟周期，当采样的8个主时钟周期（加起来正好是半个比特时间）都是低电平时，认为ETX确实是在向CPLD发送数据，此时启动采样电路。采样电路用来接收ETX发送的数据。采样电路的频率和发送信号的频率是相同的，这样理论上保证采样数据的准确性，但是实际上会因为采样点位置的不同而影响采样结果，因为接收器的接收频率是分频所得，不可能和发送频率完全一样，这样就会有误差，误差的积累有时会造成严重的后果。假设有个接收器工作的波特率比输入数据的频率略高些，该接收器采样点相对靠前些。随着采样点的继续，接收器的采样点逐步提前，这种逐步积累使得在中间某个数据位期间实际采样了两次。采样将继续下去直到采样到停止位，而该停止位由于采样点“漂移”，实

【参考文献】：
期刊论文
[1]PXI TAC 2008在京举办,展示最新PXI技术及热门应用[J]. 王丽英.  今日电子. 2008(07)
[2]从2006年PXI技术和应用论坛看PXI技术发展[J]. 王蕾.  测控技术. 2006(09)
[3]基于DLL的串口文件传输程序开发[J]. 汪岩,金鸿铃,邓红雷,刘珠明.  现代科学仪器. 2002(02)

硕士论文
[1]通用异步接收发送器的设计[D]. 李秋菊.西安电子科技大学 2007



本文编号：3350979