Pipelined ADC中高速采样保持电路的研究与设计

发布时间：2021-09-17 12:53

　　采样保持（S/H）电路单元作为高速高分辨率流水线型模数转换器中的重要单元一直是研究者十分关注的重要内容。采样保持电路用于流水线型模数转换器的最前端,其信号精度和建立速度直接影响到整个流水线型模数转换器的分辨率和转换速率,同时也是采样保持电路性能评估的主要因素。这里基于SMIC .18μm,1.8V电源电压CMOS工艺,研究和设计一个适用于输入信号范围为1V,分辨率为10bit,转换速率为180MHz流水线型模数转换器中的采样保持电路。在输入满幅度,89.20MHz正弦波,时钟采样率为178.57MHz的条件下,为了使ADC得到9位有效精度,要求采样保持电路的SNR不小于59dB,ADC的SNR不小于56dB。论文介绍了采样保持电路在流水线型模数转换器中的功能和作用,概述了采样保持电路的基本理论,详细分析了采样保持电路采样模式和保持模式,在采样模式下,对电荷注入效应和开关电阻的非线性进行深入研究;在保持模式下,重点建立了输出信号建立时间的数学模型,并介绍了运算放大器的误差和一些常用的运算放大器结构。根据理论分析和系统要求设计采样保持电路,具体电路设计包括翻转式采样保持电路总体电路的设计和... 

【文章来源】：东南大学江苏省 211工程院校 985工程院校 教育部直属院校

【文章页数】：63 页

【学位级别】：硕士

【部分图文】：

PipelineADC结构框图

4( )nδt nT∞= ∞ ∑ 号，y(t)为经过采样后的数字信号，δ ( t)为 delta 函数， n∞= ∞∑域变换[8]，可得：1) *nnf fT Tδ∞= ∞ ∑ 图 2.3 模拟信号采样后所得数字信号(a) 理想采样保持器 (b) 模拟信号 (c)采样后的数字信号

东南大学硕士学位论文ution）当一个采样保持电路被用在模数转换器的前端的时候就产表示，其实分辨率正是 SNDR 的另外一种表达方式，对于最大信/ 6.02，这个即为有效比特(ENOB)。

【参考文献】：
硕士论文
[1]低噪声线性霍尔传感器的研究与设计[D]. 蔚道嘉.西安电子科技大学 2020
[2]基于0.18μm CMOS工艺的高速高精度采样保持电路的研究与设计[D]. 王永泽.重庆邮电大学 2019
[3]用于AFE的低噪声高精度前置放大电路关键技术研究[D]. 王旭.西安电子科技大学 2018
[4]用于流水线ADC的采样保持电路研究与设计[D]. 程飞鸿.重庆邮电大学 2018
[5]超高速采样保持电路的研究与设计[D]. 汪江.合肥工业大学 2017
[6]卫星通信系统中解调器前端的设计与实现[D]. 方芸.北京理工大学 2015
[7]12bit 100MHz Pipeline ADC/采样/保持电路设计[D]. 陈燕.湖南大学 2012
[8]应用于流水线ADC的开关电容放大器研究与设计[D]. 王亮.合肥工业大学 2012
[9]高速流水线ADC的MDAC电路设计[D]. 陈栋.西安电子科技大学 2012
[10]流水线ADC中采样保持电路的研究与设计[D]. 傅玲.西安电子科技大学 2012



本文编号：3398761