基于GL850G的OPS转接板设计
发布时间：2021-10-15 04:33
文中提出了一种集成USB HUB模块的OPS转接板的设计方法,以满足实际应用中多路USB信号的使用需求。整个系统分四个功能模块,包括电源开关模块、直流电压转换模块、HUB模块及端口模块。利用MOS管设计电源开关电路,EUP3484芯片进行DC-DC降压设计,并选取芯片GL850G设计了一款支持四路USB下行端口USB2.0的HUB集线器。该系统可支持2个USB2.0端口,1个USB3.0端口,1个HDMI端口,能够实现PC与一体机主板间的相互通讯,从而优化一体机结构,使其外观设计不受限制。
【文章来源】：电子设计工程. 2020,28(20)
【文章页数】：7 页
【部分图文】：
架构图
工作状态如下：1)MOS管导通。通电，主板EN Pin高电平，主板工作；三极管1导通，MOS管栅极低电平，导通，输出电源电压。2)MOS管截止。主板DET Pin高电平，三极管2导通，三极管1截止，MOS管栅极高电平，截止，断电。电路图如图2所示，即，电源输入12 V,R30 NC,Q114截止，Q115导通，MOS管G极低电平，电路导通；R30上件，Q114导通，Q115截止，MOS管G极高电平，截止，电路断开。其中，C25、C26为滤波电容，分别滤除高频、低频杂波。C48的作用是存储电荷，三极管基极给发射极充电，当发射极电压达到一定值时三极管导通，从而控制MOS管的开关时间。
本文GL850G选用QFN28Pin封装，采用自供电模式，PSELF为高电平，接100 kΩ上拉电阻。PGANG接低电平，采用自供电模式，各端口将分别进行过流检测。RESET低电平有效，则电路正常工作时RESET应为高电平。通电时，C14进行充电，RESET为低电平，电路复位。C14电荷充满，RESET接3.3 V电压，电路正常工作。可在C14两端并联电阻，形成RC回路，控制RESET抬起的时间。TEST高电平有效，正常工作TEST应为低电平，为方便后期测试，预留上拉电阻R20。电容C17～C22为电源滤波电容，供5,10,14,22,25,28Pin使用。在PCB Layout时，应将电容靠近芯片引脚。如图5所示。图6为USB2.0端口电路，USB2.0器件包含一组差分。其中，DU12、DU13为ESD器件，防止静电击穿。为了降低电路的电磁干扰，在高速信号中串联共模电感FU10，一方面滤除信号线上的共模电磁干扰，另一方面抑制本身不向外发出电磁辐射，避免影响其他信号的正常工作。
本文编号：3437428
【文章来源】：电子设计工程. 2020,28(20)
【文章页数】：7 页
【部分图文】：
架构图
工作状态如下：1)MOS管导通。通电，主板EN Pin高电平，主板工作；三极管1导通，MOS管栅极低电平，导通，输出电源电压。2)MOS管截止。主板DET Pin高电平，三极管2导通，三极管1截止，MOS管栅极高电平，截止，断电。电路图如图2所示，即，电源输入12 V,R30 NC,Q114截止，Q115导通，MOS管G极低电平，电路导通；R30上件，Q114导通，Q115截止，MOS管G极高电平，截止，电路断开。其中，C25、C26为滤波电容，分别滤除高频、低频杂波。C48的作用是存储电荷，三极管基极给发射极充电，当发射极电压达到一定值时三极管导通，从而控制MOS管的开关时间。
本文GL850G选用QFN28Pin封装，采用自供电模式，PSELF为高电平，接100 kΩ上拉电阻。PGANG接低电平，采用自供电模式，各端口将分别进行过流检测。RESET低电平有效，则电路正常工作时RESET应为高电平。通电时，C14进行充电，RESET为低电平，电路复位。C14电荷充满，RESET接3.3 V电压，电路正常工作。可在C14两端并联电阻，形成RC回路，控制RESET抬起的时间。TEST高电平有效，正常工作TEST应为低电平，为方便后期测试，预留上拉电阻R20。电容C17～C22为电源滤波电容，供5,10,14,22,25,28Pin使用。在PCB Layout时，应将电容靠近芯片引脚。如图5所示。图6为USB2.0端口电路，USB2.0器件包含一组差分。其中，DU12、DU13为ESD器件，防止静电击穿。为了降低电路的电磁干扰，在高速信号中串联共模电感FU10，一方面滤除信号线上的共模电磁干扰，另一方面抑制本身不向外发出电磁辐射，避免影响其他信号的正常工作。
本文编号：3437428
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3437428.html
