一种高安全高可靠处理单元架构设计

发布时间：2024-01-31 01:19

　　提出了一种安全高可靠处理单元架构设计,该设计方法采用锁步处理器、基于FPGA的安全组件和电源监控实现系统级安全的交叉验证机制,保证了高安全性和高可靠性。锁步处理器将关键硬件资源实现冗余,这种大规模冗余的主要好处是让CPU能够检测内核及主要子模块中经常以软错误出现的单点失效。通过采用FPGA逻辑分离主要功能(电源)和故障安全装置(监控、检测和安全状态控制等)减少潜在失效和共性失效。处理器和安全组件交叉检验类似于监控定时的问询功能,提供系统外部检测,并提供了进一步保证故障检测的另一冗余。

【文章页数】：2 页

【部分图文】：

图1冗余架构

1高安全高可靠处理单元架构高安全高可靠的处理单元常使用2个CPU执行安全输出的外部比较，如图1所示。这种架构采用的是冗余的容错方法。然而，这种架构非常复杂，再加上软件同步和PCB空间限制等因素，给这种架构造成挑战和障碍。且随着数量不断增加，引入了故障源，安全性和可靠性随之降低。....

图2安全架构

为提高安全和可靠性，提出了使用在锁步模式下运行的多核CPU，包含电源监控和基于FPGA的安全看门狗、故障检测、故障逻辑等安全组件的设计方案，如图2所示。此方案能够监控CPU并控制故障安全状态，提高了集成度。采用锁步模式，并将监控功能集成到了电源监控和FPGA提高了安全性，增加了灵....

图3WD逻辑状态图

安全看门狗采用FPGA逻辑实现，用于监控CPU,CPU上运行安全相关软件周期性出发该功能。CPU的安全要求由安全看门狗逻辑的窗口时间WD特性满足。该特性要求CPU在每次窗口开启时刷新WD。WD基于提问和回答逻辑。CPU和WD逻辑使用一个默认的LFSR值运行预定的计算。CPU在WD....

本文编号：3890702