基于ARMv4架构的嵌入式微处理器设计

发布时间：2017-09-29 08:39

  本文关键词：基于ARMv4架构的嵌入式微处理器设计

  更多相关文章： ARMv4架构 流水线 乘法器 AXI4总线

【摘要】：随着IC技术的发展,芯片集成的功能越来越多,而SoC芯片的核心部件是嵌入式微处理器,其性能的好坏直接影响到整个嵌入式系统。ARM架构的微处理器性能优越,在市场上占据主导地位,但是基于ARM架构的微处理器IP核异常昂贵,不利于国产芯片的普及推广。因此,研究兼容ARM指令集嵌入式微处理器的设计,对于中国芯片产业的发展具有重要意义。本文旨在设计一款基于ARMv4架构的嵌入式微处理器。ARMv4是ARM公司出货量最多的微处理器系列所采用的指令集之一,以低功耗和高性能著称,并且采用该架构能够兼容现有的编译器,便于设计后期的调试工作。论文首先深入研究了ARMv4体系架构,对指令集编码进行归类分析,然后设计出微处理器内核的整体结构。在原始三级流水线的基础上增加寄存器回写阶段,构成四级流水线模式,简化指令执行阶段的操作,提高指令的执行效率。内核的乘法运算模块采用单周期乘法器,该乘法器采用改进的Booth编码和Wallace树型结构,能够实现高速乘法运算。在研究现有的AMBA总线的基础上,设计兼容最新AXI4总线接口的外围设备,加上总线接口控制模块后的外围设备接口,能够适用于更广泛的应用场合。本文采用Verilog硬件描述语言完成整个系统的前端设计,使用仿真工具Modelsim对内核的执行指令功能,以及外围设备与总线之间的通信功能进行仿真验证,并且对内核与通用异步串口的通信功能进行了FPGA板级验证。仿真测试表明,本文设计的ARMv4嵌入式微处理器功能正确,具备一定的实用性,可应用于SoC系统以及FPGA的设计开发中。
【关键词】：ARMv4架构 流水线 乘法器 AXI4总线
【学位授予单位】：暨南大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TP332
【目录】：

• 摘要3-4
• ABSTRACT4-6
• 第一章 绪论6-13
• 1.1 研究背景与意义6-7
• 1.2 嵌入式微处理器发展状况7-11
• 1.3 研究内容11-12
• 1.4 论文章节安排12-13
• 第二章 ARM体系结构介绍13-22
• 2.1 ARM架构版本13-14
• 2.2 ARM体系简介14-16
• 2.3 ARMV4指令分类16-21
• 2.4 本章小结21-22
• 第三章 ARMV4微处理器内核设计22-41
• 3.1 内核整体结构22-23
• 3.2 控制模块23-27
• 3.3 数据通路模块27-32
• 3.4 流水线设计32-34
• 3.5 乘法器34-40
• 3.6 本章小结40-41
• 第四章 ARMV4微处理器外围设备设计41-51
• 4.1 AXI4总线接口分析41-42
• 4.2 异步串口UART42-46
• 4.3 同步串口SPI46-49
• 4.4 通用IO接口49
• 4.5 定时器49-50
• 4.6 本章小结50-51
• 第五章 嵌入式微处理器的验证51-73
• 5.1 验证方案概述51-53
• 5.2 内核仿真测试53-63
• 5.3 外围设备仿真63-65
• 5.4 FPGA综合调试65-72
• 5.5 本章小结72-73
• 第六章 总结与展望73-75
• 6.1 工作总结73-74
• 6.2 工作展望74-75
• 参考文献75-78
• 硕士期间发表的学术论文78-79
• 致谢79

【相似文献】

中国硕士学位论文全文数据库 前1条

1 王耿;基于ARMv4架构的嵌入式微处理器设计[D];暨南大学;2016年

，

本文编号：941029