面向多核DSP的低功耗时钟复位系统设计

发布时间：2017-10-04 14:15

  本文关键词：面向多核DSP的低功耗时钟复位系统设计

  更多相关文章： 低功耗 时钟系统 复位系统 时钟切换

【摘要】：时钟复位系统作为DSP芯片的心脏和神经,直接影响着芯片的性能和功耗,以及芯片的正常启动和异常恢复。低功耗设计也已成为现在芯片设计所必须考虑的重要问题,低功耗设计技术与时钟复位系统紧密相连,许多低功耗设计技术需要时钟复位系统的支持,而时钟复位系统本身的设计也有许多低功耗特征。本文结合我校自主研发的一款多核DSP处理器的实际需求,设计并实现了一个面向多核并支持系统级低功耗控制的DSP时钟复位系统,本文的主要工作和贡献如下:结合目标芯片的系统结构和工作特点,构建了芯片的时钟系统和复位系统的基本结构并完成了其功能设计及其对功耗管理设计的支持。针对时钟复位系统设计中的设计难点问题进行了重点分析和设计,设计了等占空比的任意分频电路;分析和设计了针对本时钟系统的可靠性跨时钟对接方案、实现了在任意两时钟间进行无毛刺时钟切换的专有电路,并通过影像寄存器实现了时钟控制系统的跨时钟域动态配置。面向目标芯片完成了多种时钟并存,并可以动态配置、分频、支持按需对齐和无毛刺切换的复杂时钟系统,实现了多级多模式系统复位逻辑。综合运用多种手段对本设计进行验证,在模块级、系统级完成了较为全面的功能验证,并基于覆盖率进行了验证完善,最后采用形式化方法进行了验证强化,结果表明本设计在功能和性能方面均达到了预期的设计指标,能够切实满足目标芯片要求。
【关键词】：低功耗 时钟系统 复位系统 时钟切换
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP332

【参考文献】

中国期刊全文数据库 前1条

1 绳伟光;蒋剑飞;何卫锋;;高性能DSP的发展现状与未来趋势[J];中国集成电路;2011年04期

，

本文编号：971101