高速链路的误码率求解算法实现

发布时间：2017-10-05 21:52

  本文关键词：高速链路的误码率求解算法实现

  更多相关文章： 高速链路 噪声 抖动 误码率 眼图

【摘要】：由于内存系统运行速度的日益加快,其所遇到的信号完整性问题越来越严重。传统以最坏眼图作为评价系统好坏的方式在高速链路中显示出了非常大的弊端。工程师在针对这种高速电路设计的时候,急需一种新的方法能够在前仿真阶段,对系统所遇到的一系列信号完整性问题做量化和预估,以及论证何种方案可以提升系统的运行速度。本论文基于单位响应(Single Bit Response,SBR)和双边沿响应(Double Edge Response,DER)算法开发出一款软件能够快速准确预估出系统的误码率。本文首先介绍了本款软件所针对的平台,详细介绍了DDR4(Double Date Rate 4)相比较于前几代产品的优点,所引入的新技术。详细介绍了DDR4的拓扑结构,工作机理等。然后本文介绍了高速链路系统的组成模块——发送器、通道和接收器,以及各模块的功能。详细阐述了发送器和接收器的建模方法以及不同建模方法所建模型的优缺点。介绍了高速链路系统几种常用的拓扑结构、每种拓扑结构的特性、优缺点和适宜场合等。介绍了DDR4高速并行链路系统所遇到的信号完整性问题,以及针对这些信号完整性问题的解决办法,不同解决办法的优缺点以及其适用场合。尤其提到了高速并行链路系统中信号完整性问题产生的一个很重要的来源——电源噪声引起的抖动。在本文中同时提出了一种研究DDR4同步开关噪声对抖动影响问题的DDR4建模方案。最后本文介绍了本软件的核心算法原理以及具体实现过程,详细介绍了误码率眼图建模的原理。在通道部分,基于单位响应SBR和双边沿响应DER算法,将通道中的串扰和码间干扰考虑进去。从统计域角度,采用卷积的方法算出通道部分的误码率眼图。同时,考虑接收端部分的抖动和噪声,将接收端部分的抖动和噪声建模为两个高斯函数,然后对通道部分的误码率眼图进行修正,最终得到全链路的误码率眼图。结果表明:1.采用误码率眼图确实要比采用最坏眼图更能客观反映系统的性能;2.基于双边沿响应DER的快速时域仿真算法要比基于单位响应SBR先进,得到的结果要更加可靠一些;3.本软件得到的结果优秀,和国外同类软件的误差在2%以内。
【关键词】：高速链路 噪声 抖动 误码率 眼图
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TP333;TP301.6
【目录】：

• 摘要5-6
• ABSTRACT6-11
• 符号对照表11-12
• 缩略语对照表12-16
• 第一章 绪论16-20
• 1.1 选题背景16-17
• 1.2 国内外研究现状17-18
• 1.3 课题研究内容18
• 1.4 论文组织结构18-20
• 第二章 DDR4功能及结构20-30
• 2.1 DDR4相比较于DDR3的新增功能20-24
• 2.2 DDR4时序及拓扑结构24-30
• 2.2.1 DDR4的时序—源同步时序系统24-26
• 2.2.2 DDR4的结构26-30
• 第三章 全链路结构及其信号完整性分析30-46
• 3.1 全链路30-40
• 3.1.1 发送器30-33
• 3.1.2 接收器33-35
• 3.1.3 互连35-39
• 3.1.4 信令拓扑39-40
• 3.2 DDR4的信号完整性问题40-46
• 3.2.1 串扰40-41
• 3.2.2 码间干扰41
• 3.2.3 反射41-43
• 3.2.4 同步开关噪声43-46
• 第四章 BER_Tools仿真软件算法设计46-62
• 4.1 误码率46-48
• 4.2 基于SBR的快速时域叠加算法48-50
• 4.2.1 算法原理48-49
• 4.2.2 基于SBR的快速时域叠加算法的缺陷49-50
• 4.3 基于DER的快速时域叠加算法50-51
• 4.3.1 算法原理50-51
• 4.3.2 算法优缺点51
• 4.4 基于SBR的快速时域叠加算法实现51-58
• 4.4.1 软件应用平台51-52
• 4.4.2 获取通道部分概率眼图52-56
• 4.4.3 获取链路最终的误码率眼图56-58
• 4.5 基于DER的快速时域叠加算法实现58-62
• 第五章 软件界面及测试62-70
• 5.1 BER_Tools软件界面62-63
• 5.2 BER_Tools软件功能63-66
• 5.2.1 软件运行总流程图63
• 5.2.2 输入部分63-66
• 5.2.3 输出部分66
• 5.3 软件运行结果66-70
• 第六章 总结与展望70-72
• 参考文献72-76
• 致谢76-78
• 作者简介78-79

【相似文献】

中国期刊全文数据库 前6条

1 李宏;李蒙;哈乐;王俊;;基于FPGA的高速链路通信系统实现[J];电子测量技术;2006年05期

2 ;中国首次实现实际环境下40 Gbit/s的IP高速链路通信[J];电信技术;2005年01期

3 胡丹;钱波;;FPGA和DSP之间高速链路口传输设计[J];科技信息;2010年32期

4 龚晓华;郭二辉;刘小明;;BWDSP100高速链路口模块的设计[J];中国集成电路;2012年03期

5 仇广煜,刘光明;高性能低成本的并行链路研究[J];计算机工程与科学;2001年06期

6 ;[J];;年期

中国重要会议论文全文数据库 前1条

1 陈焱飞;陶智勇;;2M信令链路组的配置[A];第十届中国科协年会信息化与社会发展学术讨论会分会场论文集[C];2008年

中国博士学位论文全文数据库 前1条

1 林映嫣;高速链路模拟前端若干关键问题的研究[D];华中科技大学;2011年

中国硕士学位论文全文数据库 前3条

1 王怀亮;基于统计方法的高速链路误码率分析[D];西安电子科技大学;2014年

2 徐志华;高速链路的误码率求解算法实现[D];西安电子科技大学;2015年

3 胡安波;高速链路分流技术研究与实现[D];国防科学技术大学;2008年

，

本文编号：979032