ATLASNSW sTGC探测器前端电子学研究

发布时间：2022-07-10 14:13

　　2012年,欧洲核子中心（CERN）宣布其大型强子对撞机LHC上的ATLAS和CMS实验同时发现Higgs玻色子,这个重要成果直接获得了 2013年的诺贝尔物理学奖。而整个粒子物理基础科学也伴随着这一历史性的重大物理发现迎来了一个崭新的时代。LHC实验的下一步科学目标是精确测定Higgs粒子同时寻找超出标准模型以外的新粒子和新现象。为实现这一宏大的物理目标,整个LHC将进行大规模地升级,升级后的LHC将被命名为High-Luminosity LHC（HL-LHC）,并预期于2026年之后上线运行。升级之后,HL-LHC的亮度将从当前的1×1034cm-2s-1提升为7×1034cm-2s-1。如此高的亮度带来的高事例率将会超过现行ATLAS Muon谱仪的设计极限。因此,ATLAS也将同步地进行升级,这一战略升级将分为两个阶段,Phase Ⅰ和Phase Ⅱ。其中ATLAS升级的Phase Ⅰ的主要工作就是升级其Muon谱仪的端盖区域,将Small Wheel替换为New Small Wheel（NSW）,并将NSW也加入到触发链路中,和Big Wheel协同进行触发。升级后的NSW将... 

【文章页数】：180 页

【学位级别】：博士

【文章目录】：
摘要
abstract
第1章 绪论
    1.1 ATLAS New Small Wheel升级
        1.1.1 大型强子对撞机LHC及ATLAS探测器
        1.1.2 ATLAS Muon谱仪及其端盖Wheel
        1.1.3 ATLAS升级与New Small Wheel
    1.2 sTGC探测器
    1.3 sTGC探测器的前端电子学
        1.3.1 sTGC前端电子学及其特点
        1.3.2 sTGC前端板
    1.4 sTGC前端电子学的研制所面临的挑战
    1.5 本文主要研究内容
第2章 sTGC前端电子学系统需求分析
    2.1 NSW sTGC电子学总系统结构
    2.2 NSW sTGC前端电子学系统需求
        2.2.1 电荷读出需求
        2.2.2 触发通路需求
        2.2.3 读出通路需求
        2.2.4 监控通路需求
        2.2.5 sTGC探测器与前端电子学的高密度配接需求
        2.2.6 运行环境需求
    2.3 NSW sTGC前端电子学总体设计
        2.3.1 总体方案
        2.3.2 抗辐照关键ASIC
        2.3.3 不同尺寸的sTGC探测器所需VMM数量分析
        2.3.4 不同尺寸的sTGC探测器所需ROC数量分析
        2.3.5 技术指标总结
        2.3.6 关键技术
        2.3.7 技术路线
第3章 sTGC前端电子学设计
    3.1 sTGC前端板总体结构与器件依赖关系
    3.2 sTGC前端板总体布局
    3.3 前端输入电路设计
        3.3.1 前端通道定义与GFZ接插件
        3.3.2 前端ESD保护电路设计
        3.3.3 VMM前端网络设计
    3.4 电源设计
        3.4.1 sTGC前端板功耗分析
        3.4.2 电源方案选择
        3.4.3 FEAST电源模块的原理图设计
        3.4.4 FEAST电源模块的电感选型
        3.4.5 FEAST电源模块的电磁屏蔽设计
        3.4.6 FEAST电源模块的散热设计
        3.4.7 FEAST电源模块的Layout及其噪声优化
        3.4.8 sTGC前端板上FEAST电源模块的功率分配
        3.4.9 2.5V电源的设计与抗辐照验证
    3.5 ASIC外围设计
        3.5.1 ASIC的同步与复位
        3.5.2 VMM和TDS间高密度布线设计
        3.5.3 TDS高速信号布线设计
        3.5.4 VMM配置电路设计
        3.5.5 TDS与ROC的配置电路设计
    3.6 监测电路设计
        3.6.1 VMM模拟信号的监测
        3.6.2 度监测电路设计
        3.6.3 sTGC前端板的监测信息小结
    3.7 通信接口设计
        3.7.1 板间通信电缆与接插件
        3.7.2 sFEB-Pad Trigger接口的fanout设计与时序补偿
        3.7.3 通信接口的额外ESD保护
    3.8 层叠结构设计
    3.9 sTGC前端板的历史版本
第4章 sTGC前端电子学的测试系统搭建
    4.1 sTGC前端板测试系统的设计需求
    4.2 测试系统硬件设计
        4.2.1 总体框图
        4.2.2 FPGA资源需求与选型
        4.2.3 FPGA-MCU混合架构
        4.2.4 千兆网通信接口
        4.2.5 时钟分发模块
        4.2.6 外部触发接口电路
        4.2.7 电源设计
    4.3 测试系统固件设计
    4.4 测试系统上位机软件设计
        4.4.1 上位机软件功能要求
        4.4.2 上位机软件架构
        4.4.3 自动测试主界面
        4.4.4 ASIC配置界面
        4.4.5 数据采集与显示界面
        4.4.6 任务状态与日志界面
第5章 sTGC前端板的测试
    5.1 电子学测试
        5.1.1 功耗与散热测试
        5.1.2 噪声测试
        5.1.3 TTC控制流解码测试
        5.1.4 ASIC配置功能测试
        5.1.5 模拟通道基线测试
        5.1.6 电荷注入测试
        5.1.7 时间测量测试
        5.1.8 触发数据功能测试
        5.1.9 热循环稳定性测试
    5.2 以色列Weizmann研究所的sTGC探测器集成测试
        5.2.1 测试环境
        5.2.2 噪声测试
        5.2.3 Readout chain数字读出
        5.2.4 触发链路的验证
    5.3 CERN束流测试
        5.3.1 测试环境
        5.3.2 束流数据读出
        5.3.3 探测效率
        5.3.4 Strip cluster大小分布
        5.3.5 探测器位置分辨率
    5.4 NSW电子学系统测试
    5.5 测试结果总结
第6章 总结与展望
    6.1 总结
    6.2 展望
参考文献
致谢
在读期间发表的学术论文与取得的其他研究成果



本文编号：3657833