基于谐振腔理论的高速系统建模与分析

发布时间：2021-07-30 14:14

　　随着高速系统时钟频率的提高，系统中的串扰、反射、振铃、同步开关噪声、地弹以及电磁辐射等各种高频效应日益凸显。信号完整性、电源完整性和电磁完整性等系统完整性问题已经成为系统设计的一大难点。为了缩短产品设计周期、降低产品设计成本，工程师们通过各种系统仿真工具去预测系统的性能，从仿真中获得违背系统完整性的结构，并重新设计这些结构实现最终的系统完整性。而系统级仿真涉及到非线性的有源器件，这些器件只能在时域中通过IBIS模型或Spice模型来表征。但是系统的频域参数（S参数、Z参数或Y参数）并不能直接与非线性的有源器件互连进行时域仿真。因此需要一种有效的方法实现系统的时域仿真。目前实现系统时域仿真的途径主要有三种：系统频域数据模型化，非线性有源器件分段线性化和系统网络结构模型化。其中最有效的方法是系统网络结构模型化，该方法实质上就是直接建立系统网络结构的电路模型。本论文主要针对系统网络结构的建模提出了一些新的建模方法和快速算法，并详细地分析这些方法的效率和精度。研究的主要成果如下：1.针对电源地平面谐振腔模型效率低和精度差的问题，提出了一种快速双频点近似算法。这种方法根据高阶模式的阻抗在模型带宽... 

【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校

【文章页数】：130 页

【学位级别】：博士

【部分图文】：

Intel处理器、DRAM存储量和Alter的FPGA逻辑单元数与晶体管数量和时间的关系示意图

感和引脚电感就成为影响系统工作频率提高的主要瓶颈。为了解决高速系统的封装级电感对系统工作频率的限制，芯片的封装也经历了革命性的发展。从 20 世纪70 年代以双列直插式封装(Double In-line Package, DIP)为代表的第一代封装技术到20 世纪 80 年代以薄型小尺寸封装(Thin Small Outline Package，TSOP)为代表的第二代封装技术，再到 20 世纪 90 年代以球栅阵列封装(Ball Grid Array，BGA)和芯片级封装(Chip Scale Package，CSP)为代表的第三代封装技术，如今，已经发展到以系统级封装(System in a Package，SiP)为代表的第四代 3D 封装技术。3D 封装技术从原来的封装元件概念演变成封装系统，SiP 实际上就是系统级的多芯片封装，它是将多个芯片和可能的无源元件集成在同一封装内，形成具有系统功能的模块，因而可以实现较高的性能密度、更高的集成度、更小的成本和更大的灵活性，与第一代封装相比，封装效率提高 60-80％，使电子设备减小 1000 倍，性能提高 10 倍，成本降低 90％，可靠性增加 10 倍。SiP 封装的实例如图 1.2 所示[1]。纵观封装的发展过程，可以看出，每一次封装技术的革新都不同程度地缩短了封装级的互连长度，即降低了封装的寄生电感，从而为了系统速度的提高又提供了条件。

最后简单介绍了宏模型算法。LCωrωδω图 2.2 互连线的特性区域随频率和互连线长度的变化示意图2.2 互连线的特性区域导体损耗和介质材料的损耗是随着频率的变化而变化，频率越高，其损耗就越大。但是在不同的频带范围内，对总体损耗起决定作用的损耗是不同的。一根宽为0.15 mm、特性阻抗为50欧姆、介质材料为FR4(tan δ = 0.02)的铜质( σ = 5.7 e7)带状线的特性区域随频率和互连线长度的变化如图 2.2 所示[5]。从图中可以看到，


本文编号：3311555