一款FPGA可编程逻辑块的全定制设计
发布时间：2022-02-22 09:03
可编程逻辑块是FPGA可以通过配置实现各种数字电路结构的核心器件。其设计的优劣直接影响着FPGA实现具体设计的性能及FPGA芯片可以承载的最大系统级晶体管数。因此,在FPGA芯片设计中,可编程逻辑块的设计是最关键的环节。本文使用130nm工艺设计了一款适用于1000万系统门FPGA的可编程逻辑块。根据从顶到底的全定制设计方法,首先利用实验法及CAD工具完成了总体结构初步设计,然后根据各模块的可配置的功能特点结合可实现电路的基本形式,完成了电路的手工搭建工作,并且利用Elmore线性模型及Logic effort方法完成速度的优化及晶体管尺寸的确定,最后根据总体结构及面积的大小进行了版图规划,并对所设计的模块进行功耗评估、仿真验证、速度性能对比等。设计完成的可编程逻辑块,独有一条快速的查找表输出路径,提高了查找表独立使用时的速度,与Xilinx VirtexII相比该路径速度提升了接近10%;另外加入了一条快速进位路径,提高了FPGA实现加法器的性能;所设计的可配置存储单元可以根据配置成为同步/异步的锁存器/D触发器,提高了存储单元的多变性,并且利用低功耗工艺,使可编程逻辑块的静态电流约...
【文章来源】：西安电子科技大学陕西省211工程院校教育部直属院校
【文章页数】：87 页
【学位级别】：硕士
【文章目录】：
摘要
Abstract
第一章 绪论
1.1 研究背景与国内外现状
1.2 研究目的
1.3 论文章节概述
第二章 基于SRAM的FPGA可编程逻辑块结构设计
2.1 可编程逻辑块的FPGA系统级结构
2.1.1 配置存储器与逻辑单元电路的关系
2.1.2 配置存储器与FPGA配置系统的关系
2.2 可编程逻辑块面向用户的逻辑结构的设计
2.2.1 基本逻辑单元定义与构思
2.2.2 查找表输入数与速度面积的关系
2.2.3 可编程逻辑块中基本逻辑单元的数量与FPGA速度面积的关系
2.2.4 实验法及CAD工具寻找较优的查找表（LUT）输入数与基本逻辑单元（BLE）数
2.2.5 可编程逻辑块面向用户的逻辑结构总图
2.3 本章小结
第三章 基于SRAM的FPGA可编程逻辑块具体电路的实现
3.1 配置存储器SRAM电路的设计
3.2 查找表(LUT)模块电路的设计
3.2.1 查找表SRAM模块电路实现
3.2.2 读写译码结构设计
3.2.3 互补数据信号输入电路
3.2.4 移位寄存器链的设计
3.2.5 分布式存储器/移位寄存器写控制电路
3.2.6 快速输出路径的设计
3.3 可配置存储单元的设计
3.3.1 可配置DFF/LATCH的设计
3.3.2 可配置同步异步电路设计
3.3.3 初始化值电路设计
3.3.4 回读抓取电路设计
3.4 进位链电路的设计
3.4.1 异或门的实现
3.4.2 进位链的实现
3.5 其他专用MUX的设计
3.5.1 其他专用的MUX
3.5.2 传输管、传输门、三态门作为MUX各自优缺点
3.6 本章小结
第四章 速度优化、晶体管尺寸确定及版图的规划
4.1 晶体管Elmore线性模型
4.2 逻辑功效(LOGIC EFFORT)高速CMOS设计方法
4.2.1 LOGIC EFFORT方法概述
4.2.2 LOGIC EFFORT方法基本参数定义
4.2.3 速度优化公式
4.3 LOGIC EFFORT设计方法实际应用
4.3.1 参考反相器的确立及Pinv,t的求解
4.3.2 晶体管电容比例求解
4.3.3 g值的求解
4.3.4 路径优化实际应用
4.3.5 尺寸的求解
4.4 仿真验证与误差
4.5 使用参数扫描确定较复杂的路径分支的晶体管尺寸
4.6 版图规划
4.7 本章小结
第五章 验证与仿真结果
5.1 可编程逻辑块的验证方案的设计
5.2 功能仿真波形及验证结果
5.2.1 查找表相关功能的验证
5.2.2 可配置存储器DFF/LATCH验证
5.2.3 进位链电路的验证
5.3 可编程逻辑块的静态功耗评估
5.3.1 晶体管类型的选择
5.3.2 功耗的评估
5.4 后端仿真结果及延时数据对比
5.5 本章小结
第六章 总结与展望
致谢
参考文献
研究成果
【参考文献】：
博士论文
[1]SRAM型FPGA的单粒子效应评估技术研究[D]. 王忠明.清华大学 2011
硕士论文
[1]FLASH型FPGA芯片内部编程配置电路研究[D]. 杨锋.电子科技大学 2021
[2]基于VTR的FPGA设计参数优化方法研究[D]. 徐永豪.武汉理工大学 2020
[3]基于65nm工艺的FPGA可编程逻辑块的全定制设计[D]. 杨振华.哈尔滨工业大学 2014
[4]水声引信超声探测平面定位方法及回波半实物仿真系统设计[D]. 李文鹏.南京理工大学 2014
[5]现场可编程逻辑门阵列建模方法的研究[D]. 王佩.西安电子科技大学 2011
本文编号：3639134
【文章来源】：西安电子科技大学陕西省211工程院校教育部直属院校
【文章页数】：87 页
【学位级别】：硕士
【文章目录】：
摘要
Abstract
第一章 绪论
1.1 研究背景与国内外现状
1.2 研究目的
1.3 论文章节概述
第二章 基于SRAM的FPGA可编程逻辑块结构设计
2.1 可编程逻辑块的FPGA系统级结构
2.1.1 配置存储器与逻辑单元电路的关系
2.1.2 配置存储器与FPGA配置系统的关系
2.2 可编程逻辑块面向用户的逻辑结构的设计
2.2.1 基本逻辑单元定义与构思
2.2.2 查找表输入数与速度面积的关系
2.2.3 可编程逻辑块中基本逻辑单元的数量与FPGA速度面积的关系
2.2.4 实验法及CAD工具寻找较优的查找表（LUT）输入数与基本逻辑单元（BLE）数
2.2.5 可编程逻辑块面向用户的逻辑结构总图
2.3 本章小结
第三章 基于SRAM的FPGA可编程逻辑块具体电路的实现
3.1 配置存储器SRAM电路的设计
3.2 查找表(LUT)模块电路的设计
3.2.1 查找表SRAM模块电路实现
3.2.2 读写译码结构设计
3.2.3 互补数据信号输入电路
3.2.4 移位寄存器链的设计
3.2.5 分布式存储器/移位寄存器写控制电路
3.2.6 快速输出路径的设计
3.3 可配置存储单元的设计
3.3.1 可配置DFF/LATCH的设计
3.3.2 可配置同步异步电路设计
3.3.3 初始化值电路设计
3.3.4 回读抓取电路设计
3.4 进位链电路的设计
3.4.1 异或门的实现
3.4.2 进位链的实现
3.5 其他专用MUX的设计
3.5.1 其他专用的MUX
3.5.2 传输管、传输门、三态门作为MUX各自优缺点
3.6 本章小结
第四章 速度优化、晶体管尺寸确定及版图的规划
4.1 晶体管Elmore线性模型
4.2 逻辑功效(LOGIC EFFORT)高速CMOS设计方法
4.2.1 LOGIC EFFORT方法概述
4.2.2 LOGIC EFFORT方法基本参数定义
4.2.3 速度优化公式
4.3 LOGIC EFFORT设计方法实际应用
4.3.1 参考反相器的确立及Pinv,t的求解
4.3.2 晶体管电容比例求解
4.3.3 g值的求解
4.3.4 路径优化实际应用
4.3.5 尺寸的求解
4.4 仿真验证与误差
4.5 使用参数扫描确定较复杂的路径分支的晶体管尺寸
4.6 版图规划
4.7 本章小结
第五章 验证与仿真结果
5.1 可编程逻辑块的验证方案的设计
5.2 功能仿真波形及验证结果
5.2.1 查找表相关功能的验证
5.2.2 可配置存储器DFF/LATCH验证
5.2.3 进位链电路的验证
5.3 可编程逻辑块的静态功耗评估
5.3.1 晶体管类型的选择
5.3.2 功耗的评估
5.4 后端仿真结果及延时数据对比
5.5 本章小结
第六章 总结与展望
致谢
参考文献
研究成果
【参考文献】：
博士论文
[1]SRAM型FPGA的单粒子效应评估技术研究[D]. 王忠明.清华大学 2011
硕士论文
[1]FLASH型FPGA芯片内部编程配置电路研究[D]. 杨锋.电子科技大学 2021
[2]基于VTR的FPGA设计参数优化方法研究[D]. 徐永豪.武汉理工大学 2020
[3]基于65nm工艺的FPGA可编程逻辑块的全定制设计[D]. 杨振华.哈尔滨工业大学 2014
[4]水声引信超声探测平面定位方法及回波半实物仿真系统设计[D]. 李文鹏.南京理工大学 2014
[5]现场可编程逻辑门阵列建模方法的研究[D]. 王佩.西安电子科技大学 2011
本文编号：3639134
本文链接：https://www.wllwen.com/shekelunwen/ljx/3639134.html
