基于FPGA组的ASIC逻辑验证技术研究
发布时间：2022-09-21 20:24
随着ASIC设计规模的增长，功能验证已成为整个开发周期的瓶颈。传统的基于软件模拟和硬件仿真的逻辑验证方法已难以满足应用的要求，基于FPGA组的原型验证方法能有效缩短系统的开发周期，可提供更快更全面的验证。由于FPGA芯片容量的增加跟不上ASIC设计规模的增长，单芯片已无法容纳整个设计，所以常常需要对设计进行逻辑分割，将子逻辑块映射到FPGA阵列中。 本文对逻辑验证系统的可配置互连结构和ASIC逻辑分割算法进行了深入的研究，提出了FPGA阵列的非对称可配置互连结构。与现有的对称互连结构相比，该结构能提供更多的互连通道，可实现对I／O数量、电平类型和互连路径的灵活配置。 本文对逻辑分割算法进行了较深入的研究。针对现有的两类分割算法存在的不足，提出并实现了基于设计模块的逻辑分割算法，该算法有三个重要特征：1)基于设计代码：2)以模块作为逻辑分割的最小单位；3)使用模块资源信息指导逻辑分割过程，避免了设计分割过程的盲目性，简化了逻辑分割过程。 本文还对并行逻辑分割方法进行了研究，提出了两种基于不同任务分配...
【文章页数】：74 页
【学位级别】：硕士
【文章目录】：
图目录
表目录
摘要
ABSTRACT
第一章 绪论
1.1 ASIC逻辑验证方法
1.1.1 基于软件模拟的验证方法
1.1.2 基于硬件仿真的验证方法
1.1.3 软件模拟和硬件仿真存在的缺陷
1.2 基于 FPGA的验证方法
1.3 基于 FPGA的验证方法带来的问题
1.3.1 逻辑分割问题
1.3.2 FPGA互连结构问题
1.4 基于 FPGA的原型系统验证流程
第二章 原型验证系统发展现状
2.1 ASIC原型系统的研究现状
2.2 现有原型系统简介
2.2.1 HARDI-HAPS10
2.2.2 DINI-DN6000k10
2.3 现有原型系统存在的缺陷
第三章 验证系统硬件结构设计与实现
3.1 逻辑分割面临的问题和系统设计目标
3.2 现有验证系统的互连结构
3.2.1 矩阵式对称互连结构
3.2.2 星形对称互连结构
3.2.3 环形对称互连结构
3.3 可配置的非对称互连结构
3.3.1 对称互连结构的缺陷
3.3.2 非对称互连结构的优势
3.3.3 非对称结构设计
3.3.4 互连结构性能比较
3.3.5 FPGA与外部模块间的可配置互连
3.4 可配置的系统设计方案的实现
3.4.1 系统组成和验证平台设计
3.4.2 FPGA阵列逻辑下载
3.4.3 对接口电平的灵活支持
3.4.4 存储器及其他部件的实现
3.4.5 对系统调试诊断的支持
3.5 本章小结
第四章 ASIC逻辑分割算法研究与实现
4.1 问题描述
4.1.1 逻辑分割(Partition)
4.1.2 逻辑分配(Assign)
4.2 逻辑分割算法研究现状
4.2.1 综合前分割
4.2.2 映射前分割
4.2.3 映射后分割
4.2.4 两类分割方法比较
4.3 基于模块的逻辑分割算法思想
4.3.1 参数提取过程
4.3.2 逻辑分割过程
4.4 算法过程描述
4.4.1 结构调整和分割准备阶段
4.4.2 逻辑分割阶段
4.5 算法实现
4.5.1 程序设计
4.5.2 结构描述文件的构造
4.5.3 算法模拟结果
4.6 算法性能分析
4.6.1 性能评价标准
4.6.2 两类分割方法的性能对比
4.7 本章小结
第五章 逻辑分割算法的并行化研究
5.1 逻辑分割并行化问题
5.1.1 任务并行化的意义
5.1.2 任务并行度
5.1.3 任务分配策略
5.2 并行处理方案一
5.2.1 算法思想
5.2.2 过程描述
5.3 并行处理方案二
5.3.1 算法思想
5.3.2 过程描述
5.4 算法性能分析
5.4.1 方案一
5.4.2 方案二
5.5 实现结果
5.6 本章小结
第六章 结束语
6.1 工作总结
6.2 进一步的工作
致谢
攻读硕士期间发表的论文
参考文献
本文编号：3680604
【文章页数】：74 页
【学位级别】：硕士
【文章目录】：
图目录
表目录
摘要
ABSTRACT
第一章 绪论
1.1 ASIC逻辑验证方法
1.1.1 基于软件模拟的验证方法
1.1.2 基于硬件仿真的验证方法
1.1.3 软件模拟和硬件仿真存在的缺陷
1.2 基于 FPGA的验证方法
1.3 基于 FPGA的验证方法带来的问题
1.3.1 逻辑分割问题
1.3.2 FPGA互连结构问题
1.4 基于 FPGA的原型系统验证流程
第二章 原型验证系统发展现状
2.1 ASIC原型系统的研究现状
2.2 现有原型系统简介
2.2.1 HARDI-HAPS10
2.2.2 DINI-DN6000k10
2.3 现有原型系统存在的缺陷
第三章 验证系统硬件结构设计与实现
3.1 逻辑分割面临的问题和系统设计目标
3.2 现有验证系统的互连结构
3.2.1 矩阵式对称互连结构
3.2.2 星形对称互连结构
3.2.3 环形对称互连结构
3.3 可配置的非对称互连结构
3.3.1 对称互连结构的缺陷
3.3.2 非对称互连结构的优势
3.3.3 非对称结构设计
3.3.4 互连结构性能比较
3.3.5 FPGA与外部模块间的可配置互连
3.4 可配置的系统设计方案的实现
3.4.1 系统组成和验证平台设计
3.4.2 FPGA阵列逻辑下载
3.4.3 对接口电平的灵活支持
3.4.4 存储器及其他部件的实现
3.4.5 对系统调试诊断的支持
3.5 本章小结
第四章 ASIC逻辑分割算法研究与实现
4.1 问题描述
4.1.1 逻辑分割(Partition)
4.1.2 逻辑分配(Assign)
4.2 逻辑分割算法研究现状
4.2.1 综合前分割
4.2.2 映射前分割
4.2.3 映射后分割
4.2.4 两类分割方法比较
4.3 基于模块的逻辑分割算法思想
4.3.1 参数提取过程
4.3.2 逻辑分割过程
4.4 算法过程描述
4.4.1 结构调整和分割准备阶段
4.4.2 逻辑分割阶段
4.5 算法实现
4.5.1 程序设计
4.5.2 结构描述文件的构造
4.5.3 算法模拟结果
4.6 算法性能分析
4.6.1 性能评价标准
4.6.2 两类分割方法的性能对比
4.7 本章小结
第五章 逻辑分割算法的并行化研究
5.1 逻辑分割并行化问题
5.1.1 任务并行化的意义
5.1.2 任务并行度
5.1.3 任务分配策略
5.2 并行处理方案一
5.2.1 算法思想
5.2.2 过程描述
5.3 并行处理方案二
5.3.1 算法思想
5.3.2 过程描述
5.4 算法性能分析
5.4.1 方案一
5.4.2 方案二
5.5 实现结果
5.6 本章小结
第六章 结束语
6.1 工作总结
6.2 进一步的工作
致谢
攻读硕士期间发表的论文
参考文献
本文编号：3680604
本文链接：https://www.wllwen.com/shekelunwen/ljx/3680604.html
