0.13微米CMOS逻辑工艺和片上集成无源器件的开发

发布时间：2023-03-11 07:25

　　随着半导体工艺技术的日渐发展,为了获得更高性能的器件产品,工艺技术的关键尺寸正逐渐减小,由此可以减小芯片占用的面积,降低功耗,运算速度更快,既提升了产品上芯片的性能,又降低了制造成本。 本论文基于国内8英寸生产线开发了0.13微米逻辑工艺技术,基于上海集成电路研发中心的铜互连工艺线开发出高性能金属互连工艺及高品质的电感、电容等无源器件工艺,提取精确的SPICE模型,并建立设计规则,使得设计公司可以依此工艺技术进行产品设计和生产。 在使用0.13微米CMOS逻辑工艺的基础上,本课题还将重点开发以铜金属互连线制造的铜电感器件。片上集成无源器件是目前学界一个新的研究方向,铜电感器件与现有的CMOS工艺相兼容,并且品质因子较高。随着器件尺寸的减小,如何能使小尺寸的电感依旧在电感值和品质因子上具有好的表现,是目前的一个重点研究课题。在本论文中,将讲述几种不同图形和不同结构的铜电感的研究成果。

【文章页数】：78 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
引言
第一章 0.13微米技术平台介绍
    1.1 半导体工艺技术的发展
        1.1.1 半导体器件的发展
        1.1.2 集成电路关键尺寸的发展
        1.1.3 集成电路金属互连工艺的发展
        1.1.4 片上螺旋电感技术
        1.1.5 半导体技术的发展趋势
    1.2 0.13微米技术平台背景简介
    1.3 0.13微米技术平台的技术构成
    1.4 0.13微米技术平台的技术方案
第二章 0.13微米CMOS逻辑工艺开发
    2.1 有源区和浅槽隔离结构工艺开发
        2.1.1 STI光刻
        2.1.2 STI刻蚀
    2.2 栅结构工艺开发
        2.2.1 Gate poly的光刻
        2.2.2 Gate poly的刻蚀
        2.2.3 spacer的刻蚀
    2.3 接触孔工艺开发
        2.3.1 接触孔光刻
        2.3.2 接触孔刻蚀
    2.4 本章小结
第三章 铝金属互连工艺开发
    3.1 铝金属工艺开发
        3.1.1 METAL1光刻工艺开发
        3.1.2 METAL2光刻工艺开发
        3.1.3 METAL层刻蚀工艺开发
    3.2 通孔工艺开发
        3.2.1 通孔光刻工艺开发
        3.2.2 通孔刻蚀工艺开发
    3.3 本章小结
第四章 铜金属互连工艺开发
    4.1 铜后道工艺开发总述
    4.2 M6的工艺开发
    4.3 VT1和VT2的工艺开发
    4.4 MT的工艺开发
    4.5 MTT的工艺开发
    4.6 本章小结
第五章 片上集成无源器件的开发与测试
    5.1 电感特性与结构参数的关系
        5.1.1 电感值
        5.1.2 品质因子(Q值)
    5.2 电感RF测试结果
        5.2.1 单端传统电感
        5.2.2 渐变单端电感
        5.2.3 叠层串联电感
        5.2.4 差分电感
        5.2.5 加屏蔽层的电感
    5.3 电感测试结果汇总
    5.4 本章小结
第六章 总结
    6.1 项目研究成果
    6.2 前景与展望
参考文献
致谢



本文编号：3759450