300MHz高性能DDS数字逻辑的ASIC设计

发布时间：2023-04-23 13:32

　　直接数字综合器(Direct Digital Systhesizer,DDS)具有比锁相环(Phase-LockedLoop,PLL)更突出的优点:更快的频率转换时间、亚赫兹频率分辨率、输出相位连续和低相位噪声。其突出的性能使得DDS在信号发生器、基站调制器、医学成像、相控雷达、调频通信、声纳系统、软件无线电等领域广为应用。DDS相关技术已成为当今频率合成技术研究的核心。 目前国外的公司例如Analog Devices公司和Qualcomm公司已经推出了工作频率达到1GHz的DDS芯片,而国内还没有自行研制的商用芯片。因此,设计出具有自主知识产权的高性能DDS芯片具有重要的理论和现实意义。本文在研究了DDS相关理论和实现技术的基础上,实现了高性能、实用化DDS数字部分的ASIC设计。课题研究的主要内容及创新如下: 1:深入研究了DDS的基本原理,总结了常用的压缩ROM的算法。 2:深入研究了DDS输出频率杂散和噪声的来源,并着重分析了相位截断和有限位量化对输出信噪比的影响,并在具体设计中运用加扰技术减小杂散和噪声。 3:研究了常规的Taylor级数近似算法,提出了一种改进型Taylor...

【文章页数】：84 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
第一章 序论
    1.1 课题研究背景
    1.2 本文主要工作
    1.3 本文结构
第二章 DDS相关理论
    2.1 直接数字综合器
        2.1.1 传统的直接数字综合器
        2.1.2 具有调制功能的DDS结构
        2.1.3 正交输出的DDS结构
        2.1.4 数字Chirp DDS
    2.2 间接数字综合器
    2.3 DDS中的杂散和噪声源
        2.3.1 与相位截断相关的寄生效应
        2.3.2 ROM中正弦采样的有限位精度
    2.4 ROM压缩算法
        2.4.1 正弦函数对称法
        2.4.2 正弦—相位差算法
        2.4.3 Sunderland结构
        2.4.4 Nicholas结构
        2.4.5 CORDIC算法
        2.4.6 常用ROM压缩算法比较
    2.5 ROM输出杂散减小技术
    2.6 本章小结
第三章 Taylor算法研究和改进
    3.1 泰勒级数
        3.1.1 泰勒级数定义
        3.1.2 正弦函数的泰勒展开式
    3.2 泰勒级数近似算法
    3.3 Taylor级数算法改进
        3.3.1 插值系数选择
        3.3.2 Taylor级数算法改进
        3.3.3 Taylor级数算法改进前后对比
    3.4 输出信噪比验证
    3.5 本章小节
第四章 改进型Taylor DDS电路设计
    4.1 改进型Taylor DDS的性能指标及总体结构
    4.2 输入数据产生模块设计
    4.3 地址产生模块设计
        4.3.1 模式选择模块
        4.3.2 频率调制模块
        4.3.3 相位调制模块
        4.3.4 扰动产生模块
        4.3.5 地址选择模块
    4.4 ROM模块设计
    4.5 地址寄存模块设计
    4.6 线性插值模块设计
    4.7 本章小结
第五章 DDS验证与实现
    5.1 基于标准单元的ASIC设计流程
    5.2 模块级验证
        5.1.1 输入数据产生模块验证
        5.1.2 地址产生模块验证
        5.1.3 ROM模块验证
        5.1.4 线性插值模块验证
    5.3 系统级验证
    5.4 DDS综合
        5.4.1 时序约束
        5.4.2 综合策略
        5.4.3 DDS综合结果
    5.5 综合后验证及后仿真
    5.6 布局布线与结果分析
    5.7 本章小结
第六章 结束语
致谢
参考文献
作者在学期间取得的学术成果
附录A M文件(输出正弦信号频谱)
附录B DC综合约束文件



本文编号：3799819