高速逻辑分析仪多通道同步技术研究

发布时间：2023-10-30 20:56

　　逻辑分析仪作为数据域主要测试仪器,在数字系统开发与测试过程中发挥重要作用,尤其是在对类似总线等多条数据线上数据时序关系进行分析时十分有效。近年来,随着数字系统工作频率越来越高,各类总线宽度不断增加,为了能更好的对数字系统进行测试分析,逻辑分析仪所面临的问题是其数据分析速率越来越高,输入通道数也越来越多。随着逻辑分析仪通道数的增多,其通道间的同步性也显得尤为重要,尤其是在对高速数字系统进行数据分析时,逻辑分析仪通道同步性的高低直接影响到测试分析结果。因而在研制高速多通道逻辑分析仪过程中,需针对多通道同步性进行相关研究,提高其通道同步性能。本文结合实验室高速逻辑分析仪项目的研发,围绕其多通道间的同步性问题展开研究,重点分析可能影响逻辑分析仪多通道同步性的多种因素并提出可行的解决方案。本文的主要工作内容如下:1、根据确定的高速逻辑分析仪数据采集设计方案,对该采集方案中多通道不同步情况、产生的原因以及解决办法进行论述。2、高速逻辑分析仪样机设计,包括数据采集模块设计以及触发电路设计,通过设计测试样机对本文提出的多通道同步方案的可行性进行验证。完成高速逻辑分析仪样机设计后,本文最后对逻辑分析仪多...

【文章页数】：75 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
第一章 绪论
    1.1 研究背景与意义
    1.2 国内外发展现状与趋势
    1.3 课题主要研究内容
    1.4 本文结构安排
第二章 高速逻辑分析仪多通道同步分析
    2.1 探头电路对多通道同步的影响
    2.2 数据采集电路对多通道同步影响
        2.2.1 同一通道组通道同步分析
        2.2.2 多通道组间通道同步分析
    2.3 触发电路对多通道同步影响
    2.4 本章小结
第三章 高速逻辑分析仪多通道同步方案
    3.1 探头电路对多通道同步影响的消除
    3.2 同一通道组同步方案
    3.3 多通道组间同步方案
        3.3.1 多通道采集启动同步实现
        3.3.2 采样时钟同步方案
        3.3.3 同步方案比较
    3.4 触发同步方案
    3.5 本章小结
第四章 高速逻辑分析仪样机设计
    4.1 数据采集模块设计
        4.1.1 采样时钟电路设计
        4.1.2 数据采样电路设计
        4.1.3 数据存储电路设计
    4.2 触发电路设计
        4.2.1 边沿触发电路设计
        4.2.2 脉宽触发电路设计
        4.2.3 毛刺触发电路设计
        4.2.4 码型/序列触发电路设计
    4.3 本章小结
第五章 高速逻辑分析仪性能测试
    5.1 多通道采样同步测试
    5.2 触发同步测试
        5.2.1 边沿触发测试
        5.2.2 码型触发测试
        5.2.3 序列触发测试
    5.3 其他相关性能指标测试
        5.3.1 最大定时分析速率测试
        5.3.2 输入通道数测试
    5.4 本章小结
第六章 总结与展望
致谢
参考文献
附录



本文编号：3859161