并行BCH编解码的快速实现方法

发布时间：2017-11-11 06:29

  本文关键词：并行BCH编解码的快速实现方法

  更多相关文章： BCH码 快速并行编码 快速并行译码

【摘要】：NAND Flash是一种非易失性存储器,具有较高的存储密度,写入和擦除速度较快,广泛应用于各种消费电子产品和其他存储设备中。在NAND Flash中存在CRC校验,但是CRC校验的纠错能力有限,随着NAND Flash存储密度的大幅度增加,数据在存储过程中出错的概率也在增大,所以需要更强纠错能力的ECC算法,BCH码拥有很强的纠错能力,很好的满足了这一需求。已知NAND Flash的接口是单字节的,所以为了适应NAND Flash,BCH码需要采用单字节流输入和输出的编解码算法。本文首先介绍了有限域的基本性质,生成矩阵和校验矩阵的关系,最小码距与重量谱的基本概念。然后介绍了BCH编码器的单比特流输入结构,该单比特流输入结构的数据处理速度不高,继而又介绍了BCH编码器的8比特流输入结构,但是该结构涉及太多的矩阵运算,设计起来异常复杂,为了满足时钟频率和设计容易的要求,提出了一种BCH编码器的8比特流输入的设计结构,也称之为BCH编码器的并行算法。编码器的并行算法提出之后,又重点研究了BCH码的译码算法,译码一共包括三个过程:伴随式计算、错误位置多项式求解、Chien搜索。经典的伴随多项式算法和Chien搜索算法都是串行结构,虽然能够满足时钟频率的要求,但是数据处理速率较慢,于是本文在串行算法的基础上提出了并行算法结构,极大的提高了数据的处理速度。通过研究错误位置多项式求解的两个算法:BM算法,无逆的BM算法,发现两个算法针对各种数据类型都成立,而本文所采用的是BCH码的二进制码流,可以在无逆的BM算法的基础上进行进一步的优化,迭代次数降低为改进前的二分之一。按照传统的思路把伴随式计算模块、错误位置多项式求解模块、Chien搜索模块结合在一块的话,不论在任何时候,始终只有一个模块在工作,其他模块处于空闲的状态。针对这种情况,本文在译码中引入了流水线的结构,这样在大多数情况下三个模块都在同时工作,极大的提高了数据的处理速率,实现了快速并行BCH译码器的设计。最后对并行编码器算法和并行译码器算法进行了功能仿真和硬件测试,证明了所设计的快速并行BCH编解码算法的正确性。
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TP333

【参考文献】

中国期刊全文数据库 前10条

1 王鹏;涂友超;龚克;;弹载数据链系统实时RS译码器设计[J];电讯技术;2015年05期

2 欧春湘;杨嘉伟;任晓松;;基于FIFO的循环移位寄存器实现方法[J];现代电子技术;2014年19期

3 陈聪;高稳涛;邓勇;;关于牛顿恒等式的归纳证明[J];金陵科技学院学报;2014年03期

4 张强;;可变生成多项式与输入位宽的并行CRC[J];通信技术;2014年03期

5 郑朝霞;丁明鹏;钟建福;李继承;;闪存控制器中BCH解码器的VLSI设计[J];华中科技大学学报(自然科学版);2014年01期

6 陈紫强;欧阳缮;李民政;臧岚;肖海林;;基于校验矩阵优化扩展的码率兼容LDPC码设计[J];系统工程与电子技术;2013年09期

7 WU Feng-feng;JIA Song;WANG Yuan;ZHANG Da-cheng;;Improvement of CRC receiving controller for serial RapidIO[J];The Journal of China Universities of Posts and Telecommunications;2013年02期

8 张增波;陈仲林;肖刘;;基于FPGA的内置并行CRC校验的UART[J];自动化与仪表;2013年02期

9 李进;金龙旭;李国宁;张珂;傅瑶;朱鹏;;ECC嵌入BCH码的NAND闪存纠错算法[J];哈尔滨工程大学学报;2012年11期

10 谭思炜;潘红兵;;基于RS码的可重构有限域乘法器的设计与实现[J];计算机应用与软件;2011年08期

，

本文编号：1170239