小容量相变存储器芯片版图设计与验证分析

发布时间：2018-01-04 23:17

本文关键词：小容量相变存储器芯片版图设计与验证分析　出处：《微电子学》2015年01期 　论文类型：期刊论文

【摘要】：设计了基于1T1R结构的16kb相变存储器(PCRAM)芯片及其版图。芯片包括存储阵列、外围读写控制电路、纠错电路(ECC)、静电防护电路(ESD)。版图上对纳米存储单元(1R)与CMOS工艺的融合作了优化处理,给出了提高存储单元操作电流热效率的具体方法。1R位于顶层金属(TM)和二层金属(TM-1)之间,包含存储材料以及上下电极,需要在传统CMOS工艺基础上添加掩膜版。读出放大器采用全对称的差分拓扑结构,大大提升了抗干扰能力、灵敏精度以及读出速度。针对模块布局、电源分配、二级效应等问题,给出了版图解决方案。采用中芯国际130nm CMOS工艺流片,测试结果显示芯片成品率(bit yield)可达99.7%。
[Abstract]:The design of 16kb memory based on the structure of 1T1R (PCRAM) chip and its layout. A chip includes a memory array, the periphery of the read-write control circuit, error correction circuit (ECC), electrostatic protection circuit (ESD). The layout of nano storage unit (1R) and CMOS fusion process was optimized, and gives the specific method to improve the storage unit operating current thermal efficiency of.1R at the top of the metal (TM) and two (TM-1), metal layer includes a lower electrode material and storage, you need to add a mask based on the traditional CMOS process. The sense amplifier adopts a full symmetry of differential topology, greatly enhance the anti-jamming ability, accuracy and sensitivity readout speed. According to module layout, power distribution, two stage effect, gives the layout solution. Using SMIC 130nm CMOS process, test results show that the chip yield can reach 99.7%. (bit yield)

【作者单位】：中国科学院上海微系统与信息技术研究所上海市存储器纳米制造技术重点实验室;
【基金】：国家重点基础研究发展计划(2010CB934300,2013CBA01900,2011CBA00607,2011CB932804) 国家集成电路重大专项(2009ZX02023-003) 国家自然科学基金项目(61076121,61176122,61106001,61376006,61261160500) 上海市科委资助项目(11DZ2261000,12nm0503701,12QA1403900,13ZR1447200,13DZ2295700)
【分类号】：TP333
【正文快照】： 1引言存储器产品在集成电路市场中一直占据着较大的份额。作为主流非易失存储器的Flash是一种基于电荷存储的非易失性存储器,采用具有浮栅的MOS管来存储电荷。随着集成电路工艺节点的缩小,Flash面临光刻极限以及可靠性的双重挑战,22nm工艺节点下,Flash浮栅内所能存储的电荷数

【相似文献】