基于FPGA的高性能32位浮点FFT IP核的开发

发布时间：2020-05-04 10:46

【摘要】： 快速傅立叶变换(FFT)作为时域与频域转换的基本工具,正被广泛应用于检测、通信、图像处理和多媒体等领域。而浮点FFT算法的FPGA实现正成为新的研究热点,受到了广泛关注。 论文首先分析了多种FFT算法以及算法的硬件实现结构,并选择按时间抽选基-2算法作为本课题的目标算法,同时采用单蝶形顺序处理结构实现浮点FFT处理器。随后,论文介绍了浮点乘法器和浮点加减法器的硬件结构设计。其中采用了高速定点乘法器、快速前导零检测逻辑等几种新技术,并使用了流水线设计思想。在此基础上,论文介绍了FFT整体结构设计,包括结构改进的蝶形运算单元、存储单元和地址发生单元等模块。 设计在FPGA硬件平台上进行了详细的测试分析。结果表明,系统实现了较高的运算精度,可稳定运行在50MHz的频率,完成一帧256点浮点复数数据的FFT运算共需时约81.92μs。相比通用DSP和单片机实现在性能方面具有一定的优势。
【图文】：

规格化加“1”处理电路:对去偏移后的指数进行加“1”运算，即使用CLA完成加“00000001”的操作，同时得到进位标志位:e-nor--overflow。送入下级。图3一5为该模块的时序测试视图，图3一6为基于Altera公司Cycfone系列FPGA中的EPEc6Q240CS所做的时序测试报告，图3一7为该模块的逻辑电路图，图3一8位带流水结构的8位CLA逻辑电路图，之所以设置流水结构是为了便于仿真观察，在以模块化电路形式使用的时候将去掉流水。使用的综合仿真工具为Altera公司的 Quartusn7.0。N....已l卜田.1田心田._‘._t一，田一~t田一，，It田.J公tee..r曰。，.rn.一仁一孟石五石石正乏j卜-一r王10.〔:」‘o

规格化加“1”处理电路:对去偏移后的指数进行加“1”运算，即使用CLA完成加“00000001”的操作，同时得到进位标志位:e-nor--overflow。送入下级。图3一5为该模块的时序测试视图，图3一6为基于Altera公司Cycfone系列FPGA中的EPEc6Q240CS所做的时序测试报告，图3一7为该模块的逻辑电路图，图3一8位带流水结构的8位CLA逻辑电路图，之所以设置流水结构是为了便于仿真观察，在以模块化电路形式使用的时候将去掉流水。使用的综合仿真工具为Altera公司的 Quartusn7.0。N....已l卜田.1田心田._‘._t一，田一~t田一，，，It田.J公tee..r曰。，.rn.一仁一孟石五石石正乏j卜-一r王10.〔:」‘o
【学位授予单位】：广西大学
【学位级别】：硕士
【学位授予年份】：2008
【分类号】：TP332.22

【引证文献】

相关博士学位论文 前1条

1 钱湘萍;同步加速器磁场电源的数字调节器研究设计[D];兰州大学;2011年

相关硕士学位论文 前2条

1 鲍曼;基于Verilog的色度IP核设计[D];河北工业大学;2010年

2 李润春;基于Nios Ⅱ软核的频谱分析仪研究与设计[D];兰州理工大学;2010年

本文编号：2648424