SM8260应用验证硬件平台设计与实现

发布时间：2020-11-15 17:40

　　 CPU芯片应用验证是CPU设计过程中保证其可靠性的重要环节。随着芯片规模不断扩大，复杂度不断提高，验证成为现代化芯片设计中的一个重要瓶颈。本课题旨在设计SM8260应用验证硬件平台系统，以便在该平台上对芯片的功能、性能、电气参数、适应性指标和软件兼容性从应用的角度进行测试和验证。 论文首先分析了国内外CPU芯片验证的现状及主要验证方法。接着介绍了待测CPU芯片SM8260的体系结构，主要包含G2核、系统接口单元(SIU)、通信处理模块(CPM)。然后重点阐述了CPU芯片应用验证硬件平台的总体设计方案，对该应用验证测试平台硬件部分的具体实现进行了详细的论述，给出了基本的硬件电路，完成了8层PCB板的布线。此硬件平台主要包括SM8260基本系统、二级缓存(L2Cache)设计、通信接口单元设计和FPGA设计。最后阐述了SM8260 L1Cadhe及L2 Cache初始化过程，对Cache性能进行了评测，分析了测试结果。 由于此测试平台已具备一些外围设备接口，稍加扩充或修改就可支持嵌入式应用系统的开发，具有较强的实际应用价值和广泛的应用前景。
【学位单位】：中南大学
【学位级别】：硕士
【学位年份】：2007
【中图分类】：TP368.11
【部分图文】：

上也导致SM826O的 LZCache软硬件设计相对复杂。SM8260最多可扩展4片MPC2605，总的二级缓存空间可以达到1024K。MPC2605具有83MHz的带宽，通过60x总线与SM8260连接。图3一9是MPC2605的内部结构框图，下面将简单介绍这3种模式，本系统中仅实现了 LZCache的写通模式(write一 throughmode)。骂三三耀瓤瓢l土二装6OX旧阮15粉nt曰rf口心eCFGLZC吐a右n， LZFI‘乃hLZ卜月毖SS.ntlLZ飞’ agC‘rLZUPdatelnh声气PEN八‘A尸馨馨馨馨馨二二二 二OHOLDp图3一 9MPC2605内部结构框图3.2.1回写模式这种模式下数据一般只写到 LZCaChe，不经过主存，使得存储变得更快。但有可能出现 LZCaChe中的数据得到更新而主存中的数据不变(数据陈旧)的情况。可在 LZCaChe中设一标志地址及数据陈旧的信息，只有当 LZCache中的数据被再次更改时，才将原更新的数据写入主存相应的单元中，然后再接受再次更新的数据。这样保证了 LZCache和主存中的数据不致产生冲突。3.2.2写通模式任一从CPU发出的写信号送到 LZCache的同时，也写入主存，以保证主存
【参考文献】

相关期刊论文 前10条

1 马战宝;孙书咏;付永平;;基于RS232-RS422/485通信接口的远程称重数据采集方法的研究[J];安康师专学报;2006年04期

2 王艳;吴旭光;赵勋峰;;Cache在嵌入式处理器中的使用问题[J];单片机与嵌入式系统应用;2006年02期

3 王浩亮;丁朋林;;基于MPC8260 PowerQUICCII嵌入式操作系统VxWorksBSP开发[J];电子测量技术;2003年05期

4 杨东;丁朋林;;MPC8260结合LXT972A实现快速以太网通信[J];电子测量技术;2004年04期

5 陈虹 ,苏厉 ,刘昭 ,金德鹏 ,曾烈光;10G以太网的UTOPIA接口设计与实现通讯与电视[J];电子技术应用;2005年01期

6 刘军;郭立;郑东飞;白雪飞;;开放性32位RISC处理器IP核的比较与分析[J];电子器件;2005年04期

7 黄芝平,左震,刘正春;基于MPC8260微处理器最小系统设计[J];电子质量;2004年10期

8 袁平鹏;曹文治;邝坪;;一种基于Cache的网格任务反馈调度方法[J];软件学报;2006年11期

9 李祥兵,郑扣根;Linux中I2C总线驱动程序的开发[J];计算机工程与设计;2005年01期

10 石宗义;I~2C总线时序分析及其模拟[J];太原理工大学学报;2004年01期

本文编号：2885020