USB数字I/O模块硬件设计
发布时间：2021-04-01 04:37
USB数字I/O模块实现了高速数据发送和采集,以及深度存储控制和触发功能。它不仅能够向被测设备快速发送不同模式的激励信号,还可用不同的方式快速采集被测设备返回的数据。本设计研制的USB数字I/O模块,实现了64通道独立双向输入输出,并带有存储功能,每个通道的最大存储深度为512kbits,数据传输速率最快可达50MHz。数据发送模式多样,可为单次、循环、离散电平发送数据。在触发方面实现了上升沿触发、下降沿触发、随机触发。文章重点从硬件电路的搭建、数字逻辑电路的设计两个方面,对USB数字I/O模块的硬件设计做了详细的介绍。完成的主要工作有以下几个方面：1.硬件电路设计。重点论述了USB接口电路、控制器电路、数据存储电路、双向电平转换电路的设计。并对印制板绘制过程中遇到的问题进行了分析总结。在USB总线接口电路中,采用技术成熟的USB接口专用芯片,增强了数据传输的稳定性、可靠性,降低了成本。2.数字逻辑电路设计。USB数字I/O模块的关键在于对外部多片存储器的快速读、写操作。在可编程逻辑器件内部,利用硬件描述语言构建严谨的数字逻辑电路,实现了对多片外部静态存储器各种模式的读、写操作。重点对...
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：75 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
第一章 绪论
1.1 课题来源及研究意义
1.2 课题任务
1.3 本文结构安排
第二章 数字I/O模块总体方案设计
2.1 USB数字I/O模块的指标要求
2.2 数字I/O模块工作模式简介
2.3 数字I/O模块硬件组成框图
2.4 课题设计方法
第三章 USB数字I/O模块硬件电路设计
3.1 USB总线接口设计
3.1.1 USB总线介绍
3.1.2 接口芯片CY7C68013简介
3.1.3 USB总线接口电路设计
3.1.4 ESD保护电路设计
2C串行总线电路设计"> 3.1.5 I2C串行总线电路设计
3.2 FPGA配置电路设计
3.2.1 AS配置
3.2.2 JTAG配置
3.3 数字I/O存储器电路设计
3.3.1 IS61WV5128芯片简介
3.3.2 SRAM电路设计
3.4 数字I/O双向电平驱动电路设计
3.4.1 74ALVC164245芯片简介
3.4.2 双向电平驱动电路设计
3.5 电源电路设计
3.6 电路板的抗干扰设计
3.6.1 信号完整性问题
3.6.2 印制电路板的绘制
第四章 USB数字I/O模块逻辑设计
4.1 QUARTUS Ⅱ和VERILOG HDL
4.2 数字I/O模块逻辑电路总体设计
4.2.1 FPGA内部逻辑框图
4.2.2 控制寄存器设计
4.3 USB接口逻辑设计
4.4 地址译码逻辑设计
4.5 数据存储与读取逻辑设计
4.5.1 双向I/O逻辑设计
4.5.2 USB总线读写SRAM流程图
4.5.3 USB总线读写SRAM逻辑设计
4.6 SRAM读写时序设计
4.6.1 时钟电路设计
4.6.1.1 倍频电路设计
4.6.1.2 分频电路设计
4.6.2 SRAM控制信号产生设计
4.6.2.1 SRAM时序分析
4.6.2.2 地址计数时钟和读写控制信号设计
4.7 数据发送和数据采集逻辑设计
4.7.1 数据发送功能逻辑设计
4.7.1.1 数据发送逻辑框图
4.7.1.2 发送方式选取流程图
4.7.2 数据采集逻辑电路设计
4.7.2.1 数据采集流程图
4.7.2.2 触发通道选择
4.7.2.3 触发方式选择流程图
4.7.3 SRAM地址计数器设计
4.7.3.1 计数器使能信号设计
4.7.3.2 计数器清零信号设计
4.7.3.3 存储深度设计
4.7.3.4 计数器计数方式设计
第五章 USB数字I/O模块调试与验证
5.1 I/O模块硬件调试
5.1.1 冷板调试
5.1.2 上电调试
5.2 数字I/O模块功能调试
5.3 调试中遇到的问题及解决方法
第六章 结论
第七章 展望
致谢
参考文献
附录
攻硕期间取得的研究成果
【参考文献】：
期刊论文
[1]基于FPGA的简易逻辑分析仪的设计[J]. 王建国,汪新新. 微计算机信息. 2008(28)
[2]FPGA中的I/O时序优化设计[J]. 陈云,徐晨. 信息技术. 2006(10)
[3]USB2.0控制器EZ-USB-FX2的性能特点及其数据传输实现[J]. 蒋金涛,杨鸣. 计算机工程与应用. 2005(11)
[4]用FPGA实现数字逻辑分析仪设计[J]. 王景存,李炳生,郝国法,胥洋央,詹赞. 武汉科技大学学报(自然科学版). 2001(03)
[5]通用串行总线USB[J]. 黄维柱,许军. 计算机应用研究. 2001(02)
硕士论文
[1]基于VXI总线的高速数据采集和处理系统[D]. 吴樟植.哈尔滨工业大学 2006
[2]基于USB2.0的高速多通道数据采集系统的设计[D]. 朱建国.合肥工业大学 2006
[3]高速逻辑分析仪硬件系统设计[D]. 戴志坚.电子科技大学 2002
本文编号：3112676
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：75 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
第一章 绪论
1.1 课题来源及研究意义
1.2 课题任务
1.3 本文结构安排
第二章 数字I/O模块总体方案设计
2.1 USB数字I/O模块的指标要求
2.2 数字I/O模块工作模式简介
2.3 数字I/O模块硬件组成框图
2.4 课题设计方法
第三章 USB数字I/O模块硬件电路设计
3.1 USB总线接口设计
3.1.1 USB总线介绍
3.1.2 接口芯片CY7C68013简介
3.1.3 USB总线接口电路设计
3.1.4 ESD保护电路设计
2C串行总线电路设计"> 3.1.5 I2C串行总线电路设计
3.2 FPGA配置电路设计
3.2.1 AS配置
3.2.2 JTAG配置
3.3 数字I/O存储器电路设计
3.3.1 IS61WV5128芯片简介
3.3.2 SRAM电路设计
3.4 数字I/O双向电平驱动电路设计
3.4.1 74ALVC164245芯片简介
3.4.2 双向电平驱动电路设计
3.5 电源电路设计
3.6 电路板的抗干扰设计
3.6.1 信号完整性问题
3.6.2 印制电路板的绘制
第四章 USB数字I/O模块逻辑设计
4.1 QUARTUS Ⅱ和VERILOG HDL
4.2 数字I/O模块逻辑电路总体设计
4.2.1 FPGA内部逻辑框图
4.2.2 控制寄存器设计
4.3 USB接口逻辑设计
4.4 地址译码逻辑设计
4.5 数据存储与读取逻辑设计
4.5.1 双向I/O逻辑设计
4.5.2 USB总线读写SRAM流程图
4.5.3 USB总线读写SRAM逻辑设计
4.6 SRAM读写时序设计
4.6.1 时钟电路设计
4.6.1.1 倍频电路设计
4.6.1.2 分频电路设计
4.6.2 SRAM控制信号产生设计
4.6.2.1 SRAM时序分析
4.6.2.2 地址计数时钟和读写控制信号设计
4.7 数据发送和数据采集逻辑设计
4.7.1 数据发送功能逻辑设计
4.7.1.1 数据发送逻辑框图
4.7.1.2 发送方式选取流程图
4.7.2 数据采集逻辑电路设计
4.7.2.1 数据采集流程图
4.7.2.2 触发通道选择
4.7.2.3 触发方式选择流程图
4.7.3 SRAM地址计数器设计
4.7.3.1 计数器使能信号设计
4.7.3.2 计数器清零信号设计
4.7.3.3 存储深度设计
4.7.3.4 计数器计数方式设计
第五章 USB数字I/O模块调试与验证
5.1 I/O模块硬件调试
5.1.1 冷板调试
5.1.2 上电调试
5.2 数字I/O模块功能调试
5.3 调试中遇到的问题及解决方法
第六章 结论
第七章 展望
致谢
参考文献
附录
攻硕期间取得的研究成果
【参考文献】：
期刊论文
[1]基于FPGA的简易逻辑分析仪的设计[J]. 王建国,汪新新. 微计算机信息. 2008(28)
[2]FPGA中的I/O时序优化设计[J]. 陈云,徐晨. 信息技术. 2006(10)
[3]USB2.0控制器EZ-USB-FX2的性能特点及其数据传输实现[J]. 蒋金涛,杨鸣. 计算机工程与应用. 2005(11)
[4]用FPGA实现数字逻辑分析仪设计[J]. 王景存,李炳生,郝国法,胥洋央,詹赞. 武汉科技大学学报(自然科学版). 2001(03)
[5]通用串行总线USB[J]. 黄维柱,许军. 计算机应用研究. 2001(02)
硕士论文
[1]基于VXI总线的高速数据采集和处理系统[D]. 吴樟植.哈尔滨工业大学 2006
[2]基于USB2.0的高速多通道数据采集系统的设计[D]. 朱建国.合肥工业大学 2006
[3]高速逻辑分析仪硬件系统设计[D]. 戴志坚.电子科技大学 2002
本文编号：3112676
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3112676.html
