基于RISC-V微处理器的软硬件调试方法研究与实现

发布时间：2021-04-01 06:24

　　良好、完备的调试接口不但可以加快星上软件的开发速度,也为在轨编程提供有效的解决方法。文章在分析比较硬件、软件、软硬件结合3种调试方式的基础上,提出一种基于RISC-V （第五代精简指令集）调试机制的软硬件相结合的调试方法,利用RISC-V微处理器提供的DM机制进行调试、仿真设计;采用GDB调试工具、 TCP/IP协议、 JTAG协议等,结合DM机制完成软硬件调试。 

【文章来源】：航天标准化. 2020,(02)

【文章页数】：4 页

【部分图文】：

GDB工作原理

RISC-V的调试机制如图2所示。Debug Host端通过某种物理连接（如JTAG）连接到RISC-V的DTM(Debug Transport Module）模块。DM(Debug Module）包括：(1)复位/停止控制；(2)抽象命令；(3)总线访问。在总线上，DM作为slave,DTM作为master。通过DM和DTM，外部调试器能够访问处理器中的所有寄存器。进入调试模式时，处理器核会进行以下更新：(1)处理器PC跳转到0x800地址；(2)将处理器正在执行的指令PC保存到CSR寄存器dpc中；(3)将引发进入调试模式的触发原因保存到CSR寄存器dcsr中。RISC-V定义了一条特殊的断点指令ebreak，此指令主要用于调试软件设置断点，当处理器核执行到这条指令时会跳转到异常模式或者调试模式。

RISC-V调试实现

【参考文献】：
期刊论文
[1]用GDB调试程序[J]. 陈皓.  程序员. 2007(05)

硕士论文
[1]基于JTAG的MIPS软核处理器调试器设计与实现[D]. 王金池.东北大学 2015
[2]一种基于IEEE1149.1协议的DSP处理器片内调试系统设计[D]. 王志杰.上海交通大学 2009



本文编号：3112837