混合基可重构FFT处理器的设计与实现

发布时间：2021-04-26 11:53

　　本文提出了一种新型混合基可重构FFT处理器,由支持基-2/3FFT的新型可重构蝶形单元和多路并行无冲突的存储器组成,实现了FFT过程中多路数据并行性和操作的连续性.本设计在TSMC28nm工艺下的最高频率为1.06GHz,同时在Xilinx的XC7V2000T FPGA芯片上搭建了混合基FFT处理器硬件测试系统.对混合基FFT处理器的FPGA硬件测试结果表明,本设计支持基-2、基-3和基-2/3混合模式FFT变换,且执行速度达到给定蝶乘器数量下的理论周期值,对单精度浮点数,混合基FFT处理器可提供10^-5的结果精度. 

【文章来源】：微电子学与计算机. 2020,37(01)北大核心

【文章页数】：7 页

【文章目录】：
1 引言
2 算法原理
3 系统框架
    3.1 可重构蝶形运算单元
    3.2 无冲突地址跳变规则
        3.2.1 运算数据读取过程
        3.2.2 结果数据存储过程
4 设计实现与性能分析
5 结束语


【参考文献】：
期刊论文
[1]超高速全并行快速傅里叶变换器[J]. 陈杰男,费超,袁建生,曾维棋,卢浩,胡剑浩.  电子与信息学报. 2016(09)
[2]基于改进型快速双线性参数估计的复杂运动目标ISAR成像[J]. 吕倩,苏涛.  电子与信息学报. 2016(09)
[3]一种高性能单精度浮点基-3蝶形运算单元的设计与实现[J]. 禹霁阳,李阳,黄丹,龙腾,刘伟.  仪器仪表学报. 2010(12)
[4]一种高速实时浮点蝶形运算单元的设计与实现[J]. 杨军,郭跃东,丁俊.  仪器仪表学报. 2010(03)
[5]一种基于FFT的超宽带数字正交变换算法及实现[J]. 王旭东,刘渝.  仪器仪表学报. 2008(08)
[6]高效复数流水线蝶形单元的FPGA实现[J]. 朱冰莲,孔杰.  电子测量与仪器学报. 2005(04)

硕士论文
[1]基于改进CORDIC算法的FFT处理器设计与研究[D]. 方波.华南理工大学 2013
[2]异构多核SoC中大点数FFT加速单元的实现[D]. 杨学鹏.合肥工业大学 2013



本文编号：3161367