混合极性Reed-Muller逻辑电路功耗和面积优化
发布时间：2021-07-20 20:52
Reed-Muller（RM）逻辑电路功耗和面积优化是集成电路逻辑综合的一个重要方面。以往的RM逻辑电路功耗和面积优化主要针对固定极性Reed-Muller（fixed polarity Reed-Muller, FPRM）逻辑展开。实际上混合极性Reed-Muller（mixed polarity Reed-Muller, MPRM）逻辑已包含FPRM逻辑电路。因而与FPRM逻辑电路相比,MPRM逻辑电路的优化性能更佳,其优化空间和求解难度也更大。n个输入变量的逻辑函数有3n种混合极性,对应有3n个MPRM表达式。同一逻辑函数不同混合极性的MPRM表达式繁简不一,用这些表达式实现的MPRM逻辑电路的功耗及面积性能也不尽相同。鉴此,本文的主要研究内容可分为以下五个方面:1)混合极性转换:通过对有序卡诺功能决定图展开规律、列表转换技术、AND/XOR运算技巧以及多输出逻辑函数描述方式的研究,针对最小项表达式与MPRM表达式的转换和不同极性MPRM表达式之间的转换分别提出两种新型的混合极性转换算法;2)MPRM逻辑电路低功耗映射:通过对CMOS电...
【文章来源】：宁波大学浙江省
【文章页数】：92 页
【学位级别】：硕士
【部分图文】：
集成电路集成度和存储器集成度发展趋势
(a) 不同设计抽象层功耗优化程度 (b) 逻辑综合基本过程图1.2 集成电路逻辑综合与优化设计Fig. 1.2 Logic synthesis and optimization of integrated circuit1958 年德州仪器的杰克·基尔比（Jack Kilby）发明了第一块集成电路，次年仙童公司的罗伯特·诺伊斯（Robert Noyce）研发了适合工业化批量生产的采用平面工艺研制的集成电路，由此开创了微电子学的历史。经过半个多世纪的演化，集成电路已进入特大规模集成电路(ULSI)和片上系统（SOC）发展阶段[7]。图 1.3 为 Intel 微处理器功耗随频率快速增长趋势。从图中可知随着集成电路的集成度越来越高、速度越来越快，功耗也越来越多。快速增加的功耗已成为制约集成电路发展的一大瓶颈。工业界对集成电路设计约束已从单纯追求高密度和高性能，转而进入综合考虑功耗、面积和速度等三方面影响[8]。目前，在高端芯片设计领域，功耗约束位于性能之后，排名第二。而在便携式设备中，功耗约束已经成为芯片设计的首要约束[9]。因此
(a) Intel 微处理器功耗趋势 (b) Intel 微处理器频率发展图1.3 Intel 微处理器功耗和速度关系Fig. 1.3 The relationships between power dissipation and speed for intel MCU1956 年，I. S. Reed 和 D. E. Muller 共同发现了一组线性错误检验码（linerror-correcting codes ），之后就以他们的名字命名为 Reed-Muller （ RM ）0][11]。以 AND/XOR 运算为基础的 RM 逻辑根据 RM 码的展开规律发展起来是除以 AND/OR 运算为基础的 Boolean 逻辑以外的另一种逻辑函数实现。到目前为止，集成电路优化设计大多基于 Boolean 逻辑，并已建立了相对的自动设计方法，而基于 RM 逻辑的 CAD 技术尚未成熟。研究表明，对于电路（如算术电路、奇偶校验电路、通信电路等）而言，RM 逻辑实现形式于传统的 Boolean 逻辑实现形式在功耗、面积、速度和可测试性等方面具有优势[12][12][13][14]。因此，以 RM 逻辑为基础的电路优化设计方法是对oolean 逻辑为主的集成电路设计方法学的补充和完善。固定极性 Reed-Muller（fixed polarity Reed-Muller, FPRM）和混合极eed-Muller（mixed polarity Reed-Muller, MPRM）是两种重要的 RM 逻辑表
【参考文献】：
期刊论文
[1]Reed-Muller逻辑电路的功耗估算技术[J]. 叶锡恩,干雪,夏银水. 浙江大学学报(理学版). 2008(05)
[2]逻辑函数的布尔除/符合展开在固定极性下化简的表格方法[J]. 练益群,陈偕雄. 浙江大学学报(理学版). 2008(05)
[3]基于整体退火遗传算法的低功耗极性转换(英文)[J]. 汪鹏君,陆金刚,陈恳,徐建. 半导体学报. 2008(02)
[4]基于整体退火遗传算法的低功耗最佳极性搜索[J]. 汪鹏君,陆金刚,曾晓洋. 计算机辅助设计与图形学学报. 2008(01)
[5]挑战功耗:低功耗ASIC设计技术[J]. Michael Santarini. 电子设计技术. 2007(08)
[6]异或门低功耗优化展开方法[J]. 骆祖莹,李晓维,杨士元. 计算机辅助设计与图形学学报. 2003(01)
本文编号：3293580
【文章来源】：宁波大学浙江省
【文章页数】：92 页
【学位级别】：硕士
【部分图文】：
集成电路集成度和存储器集成度发展趋势
(a) 不同设计抽象层功耗优化程度 (b) 逻辑综合基本过程图1.2 集成电路逻辑综合与优化设计Fig. 1.2 Logic synthesis and optimization of integrated circuit1958 年德州仪器的杰克·基尔比（Jack Kilby）发明了第一块集成电路，次年仙童公司的罗伯特·诺伊斯（Robert Noyce）研发了适合工业化批量生产的采用平面工艺研制的集成电路，由此开创了微电子学的历史。经过半个多世纪的演化，集成电路已进入特大规模集成电路(ULSI)和片上系统（SOC）发展阶段[7]。图 1.3 为 Intel 微处理器功耗随频率快速增长趋势。从图中可知随着集成电路的集成度越来越高、速度越来越快，功耗也越来越多。快速增加的功耗已成为制约集成电路发展的一大瓶颈。工业界对集成电路设计约束已从单纯追求高密度和高性能，转而进入综合考虑功耗、面积和速度等三方面影响[8]。目前，在高端芯片设计领域，功耗约束位于性能之后，排名第二。而在便携式设备中，功耗约束已经成为芯片设计的首要约束[9]。因此
(a) Intel 微处理器功耗趋势 (b) Intel 微处理器频率发展图1.3 Intel 微处理器功耗和速度关系Fig. 1.3 The relationships between power dissipation and speed for intel MCU1956 年，I. S. Reed 和 D. E. Muller 共同发现了一组线性错误检验码（linerror-correcting codes ），之后就以他们的名字命名为 Reed-Muller （ RM ）0][11]。以 AND/XOR 运算为基础的 RM 逻辑根据 RM 码的展开规律发展起来是除以 AND/OR 运算为基础的 Boolean 逻辑以外的另一种逻辑函数实现。到目前为止，集成电路优化设计大多基于 Boolean 逻辑，并已建立了相对的自动设计方法，而基于 RM 逻辑的 CAD 技术尚未成熟。研究表明，对于电路（如算术电路、奇偶校验电路、通信电路等）而言，RM 逻辑实现形式于传统的 Boolean 逻辑实现形式在功耗、面积、速度和可测试性等方面具有优势[12][12][13][14]。因此，以 RM 逻辑为基础的电路优化设计方法是对oolean 逻辑为主的集成电路设计方法学的补充和完善。固定极性 Reed-Muller（fixed polarity Reed-Muller, FPRM）和混合极eed-Muller（mixed polarity Reed-Muller, MPRM）是两种重要的 RM 逻辑表
【参考文献】：
期刊论文
[1]Reed-Muller逻辑电路的功耗估算技术[J]. 叶锡恩,干雪,夏银水. 浙江大学学报(理学版). 2008(05)
[2]逻辑函数的布尔除/符合展开在固定极性下化简的表格方法[J]. 练益群,陈偕雄. 浙江大学学报(理学版). 2008(05)
[3]基于整体退火遗传算法的低功耗极性转换(英文)[J]. 汪鹏君,陆金刚,陈恳,徐建. 半导体学报. 2008(02)
[4]基于整体退火遗传算法的低功耗最佳极性搜索[J]. 汪鹏君,陆金刚,曾晓洋. 计算机辅助设计与图形学学报. 2008(01)
[5]挑战功耗:低功耗ASIC设计技术[J]. Michael Santarini. 电子设计技术. 2007(08)
[6]异或门低功耗优化展开方法[J]. 骆祖莹,李晓维,杨士元. 计算机辅助设计与图形学学报. 2003(01)
本文编号：3293580
本文链接：https://www.wllwen.com/shekelunwen/ljx/3293580.html
