基于FPGA的固态盘阵列控制逻辑优化设计

发布时间：2021-08-24 10:40

　　固态硬盘技术的出现和发展,克服了传统机械存储在性能和可靠性方面的不足。但随着电子技术的飞速发展,航空航天、车载舰载等信息系统的信息获取和处理能力都得到了极大提高,单个固态硬盘的性能和可靠性已不能满足要求,成为了诸多信息系统的瓶颈。如何基于目前的固态硬盘技术构建高性能、大容量的存储系统,成为了新的研究热点。本文在传统阵列技术和RAID技术的基础上,研究了面向嵌入式应用的固态盘阵列技术,对阵列控制逻辑进行优化设计与实现。主要工作如下:（1）对固态盘阵列控制逻辑进行总体设计,对其总体技术体制进行了研究,确定基于总线技术实现阵列控制逻辑的互联,确立了存储阵列接口及数据布局方式。并在此基础上设计实现了接口逻辑、RAID控制器和SATA主机端控制器逻辑。（2）对影响阵列控制逻辑的关键模块进行了优化设计,围绕存储阵列性能、稳定性和资源利用率等问题,重点从垃圾回收、SATA主机端控制器等方面进行了优化。（3）主要对设计实现的阵列控制逻辑进行了测试与验证,搭建了测试平台,并从功能测试结果、性能优化测试结果、稳定性测试结果和资源占用测试结果几个方面对设计的逻辑进行验证和分析。 

【文章来源】：国防科技大学湖南省 211工程院校 985工程院校

【文章页数】：73 页

【学位级别】：硕士

【部分图文】：

磁盘容量随时间的变化曲线

图 2.2 AXI 读交易猝发时序写猝发交易过程的时序如图 2.3 所示，写猝发与读猝发时序类似，不过比读猝发多了几个信号，其中 BVALID 为猝发操作完成信号，BREADY 信号表示主设备能够接收响应信息。

图 2.3 AXI 写交易猝发时序根据以上对 AXI 总线接口读猝发和写猝发的时序描述，使用 Verilog 完成 A总线从端口的接口时序设计，实现读和写猝发交易阵列与总线的通信过程。读猝操作时，阵列空闲则把 ARREADY 信号拉高，此时主机端写入要读取的地址和

【参考文献】：
期刊论文
[1]一种面向RAID阵列的SSD设计优化方法[J]. 陈博,肖侬,刘芳,欧洋,何晚辉.  计算机工程与科学. 2014(07)
[2]一种提高固态盘可靠性的设计方法[J]. 蒋泽军,秦楠,李艳艳.  西北工业大学学报. 2013(04)
[3]GC-RAIS:一种基于垃圾回收感知的固态盘阵列[J]. 吴素贞,陈晓熹,毛波.  计算机研究与发展. 2013(01)
[4]Flash存储技术[J]. 郑文静,李明强,舒继武.  计算机研究与发展. 2010(04)

博士论文
[1]磁盘阵列及磁盘块级容量提升技术研究[D]. 毛宇.华中科技大学 2014
[2]盘阵列的数据布局技术研究[D]. 毛波.华中科技大学 2010

硕士论文
[1]采样数据长时记录系统设计[D]. 赵健飞.电子科技大学 2014
[2]基于FPGA的SATA主机端控制器的设计[D]. 陈才.华中科技大学 2011
[3]基于FPGA的固态硬盘控制器设计[D]. 欧阳科文.湖南大学 2009
[4]SATA协议分析及其FPGA实现[D]. 唐纯杰.湖南大学 2009



本文编号：3359834