55nm逻辑电路钝化膜刻蚀工艺研究

发布时间：2021-09-06 09:23

　　钝化膜刻蚀（Al Passivation）是集成电路晶圆制造中最后一个工艺流程。钝化膜刻蚀为芯片刻出裸露的铝窗口。后续的芯片封装工艺中,会通过这些窗口连接引脚脚。在钝化膜结构中,外层结构是硅-氮、硅-氧物质,下方是TiN和铝。通常使用含氟气体作为主刻蚀气体。由于含氟气体刻蚀TiN能力很差,而且在刻蚀中与铝反应生成的聚合物很难去除干净,会沉积在硅片和刻蚀腔体各处。这会影响刻蚀的效果,并对腔体状况造成不良影响。对于早期工艺,关键尺寸较大,工艺难度较低。但随着关键尺寸的不断减小,芯片设计越发复杂,刻蚀过程中快速生成的聚合物会对工艺精度产生严重影响。55nm集成电路制造工艺是目前世界较先进的生产工艺,55nm级芯片也是今后若干年的主流产品。本论文的目的是通过研究对钝化膜刻蚀影响最大的TiN的刻蚀,改进钝化膜刻蚀工艺,以得到更好的工艺精度并扩大制程窗口。论文提出改善钝化膜刻蚀工艺的两个要点：1、减少TiN刻蚀过程中各种聚合物的产生；2、加强对聚合物的去除能力。加快TiN的刻蚀速率和均匀性会减少TiN的刻蚀时间,刻蚀中聚合物会随之减少。去除聚合物有很多方法,化学作用效果不明显时要借助物理作用。使用... 

【文章来源】：复旦大学上海市 211工程院校 985工程院校 教育部直属院校

【文章页数】：54 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
第一章 引言
    1.1 刻蚀工艺简介
    1.2 干法刻蚀的工艺参数
    1.3 等离子体刻蚀技术
        1.3.1 等离子体原理
        1.3.2 刻蚀等离子体产生方式
    1.4 55nm逻辑电路中刻蚀的应用
    1.5 钝化膜(Al Passivation)结构
    1.6 论文的组织结构
第二章 钝化膜(Al Passivation)刻蚀
    2.1 55nm逻辑电路钝化膜的组成
    2.2 钝化膜刻蚀设备的选择
    2.3 55nm逻辑电路钝化膜的刻蚀方法
        2.3.1 电介质刻蚀
        2.3.2 铝刻蚀
        2.3.3 TiN刻蚀
        2.3.4 射频的选择
        2.3.5 55nm逻辑电路钝化膜的刻蚀程式
    2.4 55nm逻辑电路钝化膜刻蚀制品分析
    2.5 本章小结
第三章 钝化膜刻蚀(Al Passivation)工艺的改进
    3.1 WAC(Waferless auto clean)的改进试验
    3.2 TiN刻蚀工艺的改进
        3.2.1 TiN刻蚀工艺改进试验
        3.2.2 钝化膜刻蚀新工艺程式改进试验
    3.3 上电极清洗改进试验
    3.4 新钝化膜工艺程式验证
    3.5 本章小结
第四章 结论
参考文献
致谢


【参考文献】：
期刊论文
[1]电子回旋共振微波等离子体刻蚀α:CH薄膜的工艺[J]. 陆晓曼,张继成,吴卫东,朱永红,郭强,唐永建,孙卫国.  强激光与粒子束. 2008(04)
[2]金属铝刻蚀工艺简介[J]. 唐晓多.  集成电路应用. 2007(08)
[3]改善硅基螺旋电感品质因数的厚铝膜干法刻蚀[J]. 杨荣,李俊峰,钱鹤.  固体电子学研究与进展. 2006(03)
[4]约束刻蚀剂层技术对金属铝的微结构加工研究[J]. 蒋利民,黄选民,田中群,田昭武.  高等学校化学学报. 2006(08)
[5]聚焦离子束溅射刻蚀与增强刻蚀的性能研究[J]. 陆海纬,陈忠浩,王蓓,宋云,曾韡,郑国祥.  固体电子学研究与进展. 2006(02)
[6]反应离子刻蚀加工工艺技术的研究[J]. 来五星,廖广兰,史铁林,杨叔子.  半导体技术. 2006(06)
[7]高密度等离子体刻蚀机中的终点检测技术[J]. 王巍,叶甜春,陈大鹏,刘明,李兵.  微电子学. 2005(03)
[8]反应离子刻蚀铝中nMOS器件的等离子充电损伤（英文）[J]. 杨建军,钟兴华,李俊峰,海潮和.  电子工业专用设备. 2005(04)
[9]电子回旋共振等离子体的刻蚀技术[J]. 吴振宇,汪家友,杨银堂,徐新艳.  真空电子技术. 2004(02)
[10]氮化铝纳米晶和纳米线的研究进展[J]. 杨金香.  山西师范大学学报(自然科学版). 2003(02)

博士论文
[1]射频及脉冲偏压等离子体鞘层流体动力学模拟[D]. 戴忠玲.大连理工大学 2004



本文编号：3387199