MDIO接口逻辑设计及其FPGA验证

发布时间：2021-10-22 12:07

　　随着集成电路技术的飞速发展,芯片的规模越来越大,集成度越来越高,工作频率越来越快,但是芯片的设计能力却面临巨大的挑战。而IP核的重用则是解决当今芯片设计所面临问题的最有效的解决方法。MDIO接口模块为以太网接口芯片中MAC层对PHY器件的控制管理接口。随着以太网技术的快速发展以及MAC应用越来越广泛,MDIO接口模块的应用也越来越多,因此将MDIO接口模块设计成可重用的IP核对于以各种太网接口集成芯片的设计具有很重要的作用。本文详细描述了MDIO接口模块IP核的设计,介绍了该IP核的系统结构以及各个子模块的详细设计方法,对此IP核进行了仿真验证,最后进行了FPGA测试,功能和性能达到了要求,最终通过了IP审核流程并且已成功应用于企业的以太网接口芯片中。 

【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校

【文章页数】：58 页

【学位级别】：硕士

【部分图文】：

FPGA结构原理图

CPU读操作时序

CPU读操作时序

【参考文献】：
期刊论文
[1]FPGA在ASIC设计流程中的应用[J]. 谢长生,徐睿.  微电子技术. 2001(06)



本文编号：3451068